未来的手机需要支持包括 2G蜂窝、3G蜂窝、无线局域网（WLAN）、个人域网（PAN）、广播和定位在内的多种无线连接协议。图 1 和表 1 显示了未来网络分层结构。

      这些分层将被集成到一个通用、灵活和无缝IP 核心网中，支持全球漫游并为每个用户生成单个接入号码。如图中的箭头所示，这种功能同时需要横向切换（外部系统）和纵向切换（内部系统）。

      每一个分层中常常存在着多种区域性标准。因此有些手机可能要在每一层中支持多种标准，比如国际电话。
　　
      每个单独的标准要发展至更高位速率、更丰富的功能及服务，通常需要几年的时间。比如3G蜂窝标准要支持高速下行链路分组接入技术（HSDPA），而WLAN多天线模式还处于研究阶段 (IEEE 802.11n) 。
　　
      各种标准都在不断地开发出新的算法，以改善功能（如降低BER，提高频谱的使用效率），从而使利用软件实现对手机的升级变得非常有吸引力，这些软件新版本可能通过空中接口来下载。
　　
      典型的用户应用案例中，多标准必须通过一个待机模式和一个激活的标准进行支持。在高端应用中，有些链接必须同时激活，例如DVB-T （数据下行链路）、UMTS （匹配的上行链路）、GSM、BT及GPS等链接。

      上述趋势的统一体往往被称为“4G”无线技术。他们共同构成了一个业界热点议题，即所谓的软件定义无线电（SDR）技术。

      SDR 基带的架构
　　
      如图2所示SDR数字基带处理分为三个阶段进行：滤波器阶段、调制解调器阶段及编码解码器阶段。图3中列出的是对基带处理过程中负载的估算值（单位：GHz）。有趣的是，这些估算值大致都适用于X86 处理器上运行的编译程序和在目前GSM DSP 基础上运行的优化汇编程序。

      虽然这些负载或多或少都会平均分配到基带的三个处理阶段中，但这三个阶段却有着迥然不同的特点。

      滤波器阶段
　　
      各种传输滤波器和接收滤波器都有带宽的限制，例如根自乘余弦滤波器和抽样率转换。其运算负载很高（如UMTS 每秒高达20亿~50亿次的乘法和加法运算），而且相关算法也具有规律性和普遍性，在这种情况下，完善的可编程性几乎无法起到任何增值作用。此外，一般的DSP 的功耗太高，因此使用一个可配置的滤波器效果会更好些。

      调制解调器阶段
　　
      调制解调器阶段有时又被称作“内部收发器”或“信号调节器”阶段，似乎是各类标准的云集之地。它具备诸如rake接收、关联 、同步、协同监测、均衡、FFT、OFDM（解）映射、数字坐标旋转器 （cordic）、矩阵乘法和求逆等功能。另外，不断升级的标准还提供了一些新的调制功能，改善了吞吐能力和性能。也有一些制造商为了实现产品的差异化，正尝试用改进算法的方式降低BER，或在同等BER的情况下降低传输功率。因此这一处理阶段正是可编程性的用武之地，能够最充分地体现其增值功能！

      编码解码器阶段
　　
      编码解码器阶段又被称为“外部收发器”阶段，它具有（解）多路传输、（解）穿孔、（解）插入和多信道编码解码功能（如卷积码、Turbo 码及Reed-Solomon码）。这些功能的性能是由标准算法决定的，各个厂商的产品相差无几。假设各种标准和算法高度相似，且有更高的位速率（大于100 Mbps）需求，那么，一个完整的可编程解决方案似乎根本就没有存在的必要。

      基带的硬件架构
　　
      基于对上述不同基带处理阶段的分析，我们提出如下多标准硬件架构解决方案（图4）：
　　
      ● 一个用于链接/MAC 层处理并控制基带和射频任务的通用单片机；
　　
      ● 一个用于内部“标量”算法和现有代码的传统DSP ，如语音编码解码器；
　　
      ● 一个或多个多标准弱配置通道解码器，如Viterbi或Turbo 解码器；
　　
      ● 一个用于数字处理（特别是调制解调器阶段）的可编程向量处理器；
　　
      ● 一个可配置滤波处理器。

      ONDSP和EVP 向量处理器
　　
      向量处理适合于多种基带处理算法遇到的平行关系问题。使用SIMD指令（单指令多数据）算法或负载/存储运算可用于平行关系中的P抽样（如：P=16）。
　　
      下文列出了向量处理器适用于SDR的某些基本特性，参见图5：
　　
      ● 与传统的DSP一样，向量处理器中绝大多数数据都是16位的，同时支持8位和32位的数据。因此每个SIMD 向量包括P 16位元件、2P 8位元件或 P/2 3

      2 位元件；
　　
      ● 数据类型以整数和固定点为主，并支持复数（2×8 或 2×16 位）；
　　
      ● 在每个时钟周期内，向量存储（VM）支持一次向量的读取或写入（P 字）；
　　
      ● VLIW（超长指令字）执行模型可支持多向量功能单元（FU）中的平行关系，如MAC和ALU。这种VLIW 平行关系是向量平行关系的补充；
　　
      ● 在此基础上， VLIW 指令还能在标量功能性单元中指定若干操作；
　　
      ● 为了让多数功能单元保持充分工作状态，向量处理器还有地址计算（ACU，如后增量及求模）和零开销循环等扩展支持功能。

      OnDSP
　　
      OnDSP 向量处理器是某些多标准可编程WLAN 基带集成电路的重要元器件。OnDSP 架构如图6所示。向量大小为128 位（P=8）。单个VLIW  指令会指定一些向量运算，如负载/存储、ALU、MAC、地址计算及回路控制。OnDSP 支持几个特定的向量指令，其中包括字插入/删除、滑动以及循环编码/解码。VM 地址必须是P的倍数。程序代码要进行垂直压缩 （“标记为VLIW”）。

      EVP

      嵌入式向量处理器（ EVP）是一种产品化的CVP。尽管它的研发初衷是用于支持3G 标准，但现有架构已验证是通用的。它不仅具有OFDM 标准的OnDSP 功能，而且在许多媒体算法中也有出色表现。
　　
      图7是EVP 架构示意图。SIMD 的宽度是可扩展的，其第一个产品已被设定为256 位（P=16）。现有最大的VLIW 平行关系等于五次向量运算加四次标量运算，加三次地址升级再加回路控制。EVP 的特定FU 包括：
　　
      ● 正移单元可根据一个专用模式重新排列单个向量的元素；
　　
      ● 代码生成单元支持CDMA 代码的生成：在一个时钟周期内能够生成16个连续的复杂码片。该单元可用于多种代码 （如UMTS、CDMA2000、GPS等），还可用于循环冗余检查（CRC）；
　　
      ● 内部向量单元可支持添加单个向量元素（或取其最大值），如向4个元素的4个分区中添加。
　　
      程序是以 EVP-C 语言编写的，即用C语言的写入向量运算本身的功能。汇编程序进行寄存器分配和VLIW 指令调度。
　　
      在 90 纳米 CMOS 工艺中，EVP 内核的面积约为 2mm2（45万门），运行频率为300 MHz（最差状态下），功耗约为0.5 mW/MHz（仅内核）和1mW/MHz（包括典型内存配置在内）。这些数据是根据注解中所列的栅级配置仿真得出的。