ＰＡＬ器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。通过对与逻辑阵列编程可以获得不同形式的组合逻辑函数。另外，在有些型号的ＰＡＬ器件中，输出电路中设置有触发器和从触发器输出到与逻辑阵列的反馈线，利用这种ＰＡＬ器件还可以很方便地构成各种时序逻辑电路。

    1  ＰＡＬ的基本电路结构

    图１所示电路是ＰＡＬ器件当中最简单的一种电路结构形式。它仅包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列，没有附加其他的输出电路。

    由图可见，在尚未编程之前，与逻辑阵列的所有交叉点上均有熔丝接通。编程将有用的熔丝保留，将无用的熔丝熔断，即得到所需的电路。图２是经过编程后的一个ＰＡＬ器件的结构图。它所产生的逻辑函数为

    目前常见的ＰＡＬ器件中，输入变量最多的可达２０个，与逻辑阵列乘积项最多的有８０个，或国际阵列输出端最多的有１０个，每个或门输入端最多的达１６个。了扩展电路的功能并增加使用的灵活性，在许多型号的ＰＡＬ器件中还增加了各种形式的输出电路。

   2  ＰＡＬ的应用举例

  例2.1用ＰＡＬ器件设计一个数值判别电路。要求判断４位二进制数ＤＣＢＡ的大小属于０～５、６～１０、１１～１５三个区间的哪一个之内。

解：若以Ｙ０＝１表示ＤＣＢＡ的数值在０～５之间；Ｙ１＝１表示ＤＣＢＡ的数值在６～１０之间；以Ｙ２＝１表示ＤＣＢＡ的数值在１１～１５之间，则得到表８.３.１中的函数真值表。

    从真值表写出Ｙ０、Ｙ１、Ｙ２的逻辑函数式，经化简后得到

    这是一组有４个输入变量，３个输出的组合逻辑函数。如果用一片ＰＡＬ器件产生这一组逻辑函数，就必须选用有４个以上输入端和３个以上输出端的器件。而且由上式可以看到，至少还应当有一个输出包含３个以上乘积项。

    根据上述理由，选用ＰＡＬ１４Ｈ４比较合适。ＰＡＬ１４Ｈ４有１４个输入端，４个输出端。每个输出包含４个乘积项。图８.３.１０是按照式（８.３.２）编程后的逻辑图。

    图中画“”的与门表示变成时没有利用。由于未编程时这些与门的所有输入端均有熔丝与列线相连，所以他们的输出恒为０。为简化作图起见，所有输入端交叉点上的“”就不画了，而用与门符号里面的“”来代替。

    例2.2  用ＰＡＬ设计一个四位循环码计数器，并要求所设计的计数器具有置零和对输出进行三态控制的功能。

    解：根据循环码的计数顺序可以列车一系列时钟信号作用下４位循环码的变化顺序表，如表８.３.２所示。

    如果用ＰＡＬ器件设计这个计数器，则所用的器件至少应包含４个触发器和相应的与－或逻辑阵列。从手册上可以查到，ＰＡＬ１６Ｒ４可以满足上述要求。由图８.３.１２可见，ＰＡＬ１６Ｒ４的电路中有４个触发器，而且触发器的输出端设置有三态缓冲器。它有８个变量输入端，除了４个寄存器输出端以外还有４个可编程Ｉ／Ｏ端。

    因为输出缓冲缓冲器是反相器，所以４个触发器Ｑ端的状态与表８.３.２中Ｙ的状态相反。因此，Ｑ３Ｑ２Ｑ１Ｑ０的状态转换顺序应如表８.３.３所示。这也就是Ｑ３Ｑ２Ｑ１Ｑ０的状态转换表。