ADS5483 ADC拥有高信噪比(SNR)与无杂散动态范围(SFDR)，可通过第二尼奎斯特区(Nyquist zone)接收来自DC的输入频率。采样速率为135 MSPS的ADC在输入频率(IF)为70 MHz时可实现78.6 dBFS的SNR以及95 dBc的SFDR，与业界同类ADC相比，SNR高出3.5 dB，SFDR高出8 dB。更高性能ADS 5483能够显著增强设计灵活性，进而使众多应用受益匪浅。例如，其不仅可针对测量测试系统提供更高的准确度，而且还能凭借更高带宽在包括空中接口等在内的无线通信领域提供更高的灵敏度，如WCDMA、TD-SCDMA、WiMAX、LTE以及多载波3 GSM等。

      在高带宽应用中，ADS5483通过集成全差动输入缓冲器(这也是TI ADS54xx ADC系列产品的通用特性)显著简化了模拟前端设计。该缓冲器采用TI BiCom3高速工艺技术开发而成，可在整个输入频率范围内提供恒定输入阻抗，并能避免ADC跟踪保持结构的反冲(kickbac)现象，以确保信号的持续线性(consistent linearity)。此外，与同类ADC竞争产品不同的是，ADS5483采用差分双倍数据速率(DDR) LVDS输出，可显著减少其在FPGA或ASIC器件上的I/O迹线数及引脚数。

      高度灵活的时钟系统可实现系统级性能

      超低抖动CDCE72010时钟同步器能够提供低于50飞秒(fs)的业界最佳附加抖动性能，可充分满足ADS5483等高速ADC的时钟抖动需求。例如，配套提供的EVM采用CDCE72010与晶体带通滤波器以122.8 MSPS的速率驱动ADS5483，能够以100 MHz的输入频率实现极高的系统级SNR(78.0 dBFS SNR)与SFDR(89.1 dBc)。

      新型时钟同步器可支持各种频率，能够充分满足无线基站或测量测试设备等各类系统的要求。在频率高达1.5 GHz，输入频率介于8 KHz～500 MHz之间时，该同步器能够支持多达10个LVPECL、10个LVDS或20个LVCMOS可配置输出。此外，设计人员还能在同一时钟合成器中集成两组频率，并选择两个外接VCO/VCXO。CDCE72010的片上EEPROM存储默认设置使设计人员能够缩短系统启动时间，并消除采用外接组件的麻烦。

      工具与信号链解决方案可简化开发并实现快速评估

      ADS5483与CDCE72010均在同一个EVM上提供，有助于快速评估复杂系统。为帮助设计人员灵活地规则频率，该EVM包含众多组件，如针对VCXO与晶振滤波器的开放式插槽以及针对外部源时钟输入的旁路功能。此外，TI还可提供适用于其各种高速LVDS输出ADC系列的TSW1200数字采集工具。TSW1200可以快速评估高达16位分辨率以及500 MSPS采样率的ADC，从而不仅能够简化设计工艺，同时还可帮助设计人员加速相关系统的上市进程。

      为进一步简化设计并加速产品上市进程，TI推出了可形成完整信号链的种类繁多的各种器件，其中包括下表所列产品。

TI推出了可形成完整信号链的种类繁多的各种器件

      供货与封装情况

      采用QFN-64 PowerPAD封装的ADS5483与CDCE72010均已开始供货。如欲了解可实现低成本快速评估的样片、EVM和TSW1200采集卡的相关信息，敬请访问：http://focus.ti.com.cn/cn/docs/prod/folders/print/ads5483.html 与 http://focus.ti.com.cn/cn/docs/prod/folders/print/cdce72010.html。

      ADS548x家族系列的其他成员还包括将于今年晚些时候推出的ADS5482和ADS5481，其采样率分别为105 MSPS和80 MSPS。

TI新推信号链解决方案，集成16位ADC与低抖动时钟