低功率IC设计工具供应商Sequence Design公司CEO Vic Kulkarni日前发表评论，呼吁业内标准组织携手，顺应民意，促成单一IC功率标准，避免竞争和多极化。

      我对当前设立单一标准格式的成效持续保持乐观，这种标准在EDA设计流程内纳入功率意识的设计、验证和实现细节。我们的关键选民---片上系统(SoC)设计师在被迫学习并维护两种实际上做同样工作的标准时倍受折磨。

      受同样煎熬的是EDA供应商，它们更希望能专注于电源管理的创新，而不是设立多种格式。设计团体最不想要的就是竞争性标准，比如我们已经历过的VHDL/Verilog语言之战，或建模标准有效电流源模型 (ECSM) 和综合电流源模型 (CCS)的之较量。

      在我30年的从业生涯里，我亲眼目睹了5月才成立的Power Forward Initiative (PFI)参与各方的通力合作，并如此迅速和卓有成效地推动标准进程。

      通用功率格式 (CPF)满足了许多要求，尤其是90纳米及以下节点。这种全面的单文档方法可被设计、验证和实现工具读写，其概念具有“写一次，用很多次”的前景，以在端到端设计流程内包含低功率设计意识。

      Sequence Design是最近成立的硅集成创新联盟(Si2)低功率联盟(LPC)的成员。我们期望 Si2和Accellera能在融合单一标准上取得成功，从而使CPF与 Accellera 的统一功率格式(UPF)纷争不再。Sequence对CPF所起的作用是确保将设计师的意图和期望的性能反馈给PFI。我见到在CPF如何管理电源域、电平移位器和隔离单元(isolation cell)等规则方面已硕果累累的反馈，在时钟和时钟树综合领域正不断扩张。我急切渴望在内部时钟门控方面获得补充意见。

      毫无疑问低功率设计已成为IC设计的首要重心。设计意图是至高无上的。在RTL或更早期分析功率，取决于模式的功率估计，以及有效电源管理技术必须从概念到GDS贯穿流程始终。CPF在自动化具有功率意识的设计方面是一个伟大的开端，保证了精确的验证和仿真。

      我呼吁Accellera协助行业利用一切方式达成融合，避免出现格式多极化。