由于技术进步开始面临物理极限，相比前25年技术进步产生的推动力非常强大，未来25年来应用创新的拉动力显得更加重要。对于DSP厂商来说，意味着由产品和技术导向，变成系统和应用导向，继续“推”的同时，更加关注“拉”。

      摩尔定律遭遇极限，DSP向多核和SoC发展

      1982年，TI发布了第一颗商用DSP 芯片TMS320C10，它采用当时最先进的3微米工艺，集成了55K晶体管，速度为5MIPS，当时DSP在军事和电信领域的应用刚刚开始。25年后的今天， DSP已经广泛应用于数字无线、宽带接入、数字音频、高分辨率影像以及数字马达控制等领域，全球DSP市场超过了100亿美元，并仍保持两位数的高速增长。作为目前最先进DSP芯片的代表，TI在2007年初推出的多核DSP TMS320TNETV3020和TMS320TCI6488，分别集成了6个500MHz DSP内核和3个1GHz DSP内核，性能达到了3GHz。

      林坤山表示，短短25年内，DSP能够快速地发展，主要有两个原因，一是DSP系统技术创新，二是客户应用创新。TI 首席战略科学家方进(Gene A. Frantz)向记者进一步解释说，DSP发展有两种角度，一是技术推动应用和市场，当性能足够好，成本和功耗也足够好，新市场就会出现，例如随着每一代DSP成本降至10美元，语音处理、数字通信、数码相机、PMP、手机和视频电话等应用相继出现；二是市场拉动技术，需求将技术拉入市场。他强调说：“过去25年来，我们发现，我们客户的创新想象力，远比我们丰富，很多东西都是我们没有预见的。客户的应用创新，反过来拉动DSP性能提高。”

DSP系统技术进步和应用创新是DSP发展的两个车轮

      和其它半导体产品一样，DSP性能提升的一大来源是工艺进步，根据摩尔定律，工艺进步可以集成更多的晶体管，从而提升性能和降低成本。同时，方进发现，工艺进步的好处是可以不断降低DSP核电压，而功耗和核电压的平方成正比，因此功耗随之降低，为此方进提出了DSP领域的进定律(Gene’s Law)，即每过18个月，DSP功耗会减半。除了工艺进步外，另一个来源就是架构创新，TI早期的DSP核 C1x/2x/5x性能为1MAC/cycle，而最新的C64x+已经达到了8MAC/cycle。

      不过，由于散热问题，通过提升时钟速度来提升性能已经到了极限。为此，TI将多核和SoC架构视为未来提升DSP性能和降低成本的手段。Frantz表示：“我们必须区分时钟速度和性能，事实上，20世纪90年代初的时候，我们就发现摩尔定律遇到了极限，时钟速度决定性能的关系已经动摇了。所以我们通过架构创新来弥补，如多核和SoC。正如我们所看到的，时钟速度并没有随着工艺节点而提升，提升性能的正确方法可能是，利用工艺实现更高集成度，而不是提升时钟速度。TI达芬奇平台就是一个典型例子，它集成了通用处理器、DSP、一些加速器和外设，由此提升性能和降低成本。”另外的例子就是TI在2007年初面向通信基础设施市场推出的多核DSP TMS320TNETV3020和TMS320TCI6488。

      应用为王，DSP厂商业务模式发生变革

      而DSP从通用DSP处理器向多核和SoC发展，表明产业发展进入了一个新阶段，那就是应用创新变得比以往更加重要，DSP厂商比以往更加关注应用。也就是说，随着物理极限来临，通用DSP芯片的性能提升有限，DSP性能的提升依赖于其所在的多核DSP和SoC——而它们都是面向应用的。

      Frantz 对记者表示，未来25年，我们最大的挑战不是技术问题，而是如何和系统厂商建立一种恰当关系，能够理解他们的需求，研发出他们需要的器件。正如我前面所说的，技术发展有两种情况，一种是技术推动市场(Push)，另一种是市场拉动技术(Pull)。只要我们建立了这种关系，了解到来自市场的拉动力，就知道了我们技术和研发上所要推动的。

DSP性能的提升来自于工艺进步和架构创新

      Frantz解释说，20世纪60年代，学术界开始研究DSP理论和实践；20世纪80年代，DSP作为一种单独的芯片而出现；现在DSP进入一个赋能(enable)时期，DSP进入SoC中，只是数字信号处理系统的一部分。Frantz强调说：“因此，DSP厂商不仅需要提供DSP芯片，还要理解系统。这也是TI和其它DSP厂商的区别，正是因为没有很好理解DSP系统，不少厂商退出了。”

      因此，未来TI除了继续在DSP核、通用处理器核、硬件加速器、业界流行外设和低功耗技术上创新外，将更关注应用。林坤山强调：“最重要的是针对各个不同有潜力的应用，我们会提供多核DSP，或者提供很有价格竞争力DSP SoC，这是TI的承诺”。