1 引言
以往的双目机器视觉平台通常采用视频采集卡与工控机，其投资大，扩展性差，可移动性差，一般仅限于实验室研究用，实际应用较少；现有的一些设备则采用嵌入式平台，如基于ARM等系列的处理器，但由于其系统频率、芯片结构等多方面限制，系统构成多为前端视频A／D转换，由ARM进行视频缓存、预处理、关键帧选取，通过网络或PCI等接口发送至PC，在后端由PC进行目标处理，其缺点在于：在诸如需要多路处理、高精度、大数据量的视频应用中显得能力不够。
由于近年DSP芯片速度与功能的快速提高，逐渐展现出其在数字视音频领域的应用前景。DM642作为TI公司推出的一款视频处理芯片，已在H.264等嵌入式视频编解码方面应用较广，而作为双目视觉平台则鲜有之。笔者构建了嵌入式双目机器视觉平台，将两路视频采集、处理与一路视频输出等功能集成一体，给出了一个完整的硬件解决方案。
2 系统硬件结构框架
系统的硬件结构框架如图1所示，该系统主要由核心板和视频板组成。
核心板组成最小系统，是本系统的处理核心，在功能上主要完成图像的处理工作，其上有JTAG口，可连接仿真器，用来在线调试。核心板包含两路数字视频输入、一路数字视频输出，同时预留网络接口、串口接口、HPI／PCI接口和部分通用IO口，并采用排针引出。
此举的目的在于构成通用的图像处理平台，使不同的课题可根据各自项目要求，采用不同像素精度、采样速率和带宽的编解码芯片，构成新的图像处理系统，也可再配以PCI或者HPI接口，将此平台作为PC机上的板卡或者ARM的子系统，构成功能更强大的嵌入式处理系统。
为构建双目视觉平台的需要(PAL制模拟视频)，本系统的视频板主要功能是两路模拟视频采集，并进行模数转换，一路视频数模转换并模拟视频输出。视频板的另一功能是电源转换，由外接6～12 V电源，可输出3.3 V和1.4 V直流电压，还设置了串口接头和网口接口用于外部通信，设计了光电隔离部分，用于扩展键盘。
3 核心板的设计与实现
核心板的功能主要为图像处理与接口控制，由DM642，CPLD，SDRAM和Flash组成，四者通过64 bit宽的外围存储器接口EMIF来连接，CPLD负责片选、页选等逻辑控制；SDRAM外部存储器存储图像数据，并在图像处理过程中存储必要的数据和程序(见图1中的EMIF部分)，采用2片HY57V283220T SDRAM芯片扩展了32Mbyte(4M×64 bit)的片外存储空间，在CEO空间提供了64 bit宽的SDRAM接口总线，大大提高了RAM与CPU的数据交互速度；4 Mbyte的AM29LV320DB90E1 Flash存储器，映射到CE1的低地址空间，用来Boot Loading和存储CPLD配置信息。
本系统中，CE1空间被配置为8 bit宽，Flash是8 bit宽的，所以原来的第16位数据位，复用作A3地址位。CPLD用来创建2根地址线，把Flash分成4页，每页1 Mbytes。当系统复位时，Flash位于第0页。在系统初始化完成后，可通过CPLD控制选页，从而实现对Flash各页的读写操作。在TMS320DM642上电或复位时，DSP会从位于外部CE1空间的Flash的起始地址拷贝1 Kbyte的代码到内部RAM地址为0处，并开始执行。用户需要用这1 Kbyte的代码把自己的用户程序加载并指向起始点，开始运行。
本模块重点与难点在于CPLD的时序设计与BootLoader程序设计。CPLD需同时顾及SDRAM，FLASH与串口芯片的地址、页选与功能控制，并需配合DM642集成开发环境的工具Flash Burner进行在线Flash烧写，其中不仅需要设计CPLD控制代码，还要改写Flash Burher的地址选通等相关代码。
4 视频板的设计与实现
视频板是针对本双目视觉平台的功能需要进行设计，主要构建了视频采集、输出模块、与外界的交互接口及电源管理模块等。
4.1 视频采集模块
根据双目视觉平台的需要，设计了两路视频采集，每一路都由CCD数字摄像机以2：1隔行扫描采集，并以PAL制模拟视频输入到SAA7113芯片，再经过SAA7113完成模拟图像转变成数字图像的工作，输出数字并行信号CIF(720×576)，YUV(4：2：2)，ITU-BT656码流(8位)，送至DM642的Video Port进行视频处理，DM642的Video Port采用8位模式输入，高位对齐(连接VP[2..9])。其框图如图2所示。
SAA7113是此模块的核心，DM642通过它提供I2C总线的SCL时钟，在系统初始化时对SAA7113(从设备)内部的32个寄存器配置相应参数，通过RTSO的上拉、下拉操作，可改变芯片的I2C总线默认读写地址。 |
