新推出的这款65nm Virtex-5 SXT240T器件集成了1056个25 x 18 位的DSP48E逻辑片，设计人员可结合专用布线资源实现可扩展的信号处理链。每个DSP48E 逻辑片典型动态功耗仅为1.4mW/100MHz ，不需要牺牲性能即可实现高效的电源管理。此外，SX240T拥有超过18Mbit的块RAM用于存储数据和系数，还有24个高速GTP串行收发器，每个都可支持高达3.75Gbps的数据速率。更高的DSP带宽结合存储器和高速串行连接使设计人员可以在印刷电路板上使用更少的器件，从而降低总体系统成本和功耗，与此同时仍然可以满足严格的性能要求。
为支持SXT240T器件，赛灵思还推出了浮点运算（FPO）IP内核 4.0版。新版FPO IP内核优化使用25 x 18 位的DSP逻辑片来完成浮点乘法运算，所需的资源仅为此前版本的一半。SXT240T 器件和FPO IP 内核相结合可以为高性能计算、医疗成像和国防应用提供超过190 GFLOPS单精度浮点DSP性能。如此高的DSP性能使 SXT240T 的单精度浮点乘法运算能力比竞争器件高出63%，单精度浮点加法运算能力高出125%。
“SX240T 器件实现了逻辑、存储器、信号处理和高速GTP串行收发器之间的最佳结合，从而可以满足先进DSP应用的高性能需求。”赛灵思公司产品开发副总裁Steve Douglass说，“作为唯一提供内建PCI Express 端点和三模式Ethernet MAC模块的FPGA系列，Virtex-5进一步优化了成本并使功耗进一步降低。”
设计人员可以利用XtremeDSP解决方案开发工具包（包括 System Generator for DSP 和AccelDSP 综合工具）创建使用SXT240T 的DSP设计。利用这些工具，可以方便地将利用The MathWorks公司受欢迎的MATLAB 和 Simulink DSP 建模环境开发的DSP算法在FPGA硬件中实现。System Generator for DSP 为赛灵思在Simulink 环境中提供了优化的DSP 模块组、网表生成和硬件在环协同仿真（hardware-in-the-loop co-simulation）插件。AccelDSP综合工具进一步扩展了这些能力，还包括了定点转换、设计试探以及浮点MATLAB算法RTL生成功能。
价格和供货
客户现在就可以利用最新的ISE 10.1.01设计套件开始为下一代产品进行基于SXT240T 的设计。器件的最初样品将于2008年第3季度提供，并有望于第4季度实现全面量产。这些器件的价格现在就可提供；客户可以联络赛灵思授权代表获得报价。浮点运算IP内核V4.0作为ISE10.1.01设计套件中内核生成器（Core Generator）系统标准IP库的一部分向客户免费提供。
