法国高新企业Arteris公司日前公布了一种可取代传统片上总线系统的新型解决方案，即可适应当今许多复杂单片系统(SoC) 设计所采用的多个异步时钟的片上网络 (NOC)系统。
NOC解决方案为片上通信提供了一种全新的联网手段，据称其性能大约为传统总线系统的三倍。SoC解决方案可与专用片上总线架构及商用片上总线——如ARM公司的AMBA（高级微控制器总线架构）及Sonic公司的 SiliconBackplane等相媲美。
Arteris公司营销副总裁Philippe Martin称，NOC解决方案将联网概念运用于片上通信。与利用网络来连接多台计算机的方法相类似的是，NOC解决方案将多个分布式系统（例如IP块及功能集等）连在一起，从而能减少迹线数量并因此而减少设计中的延时。Martin说：“过去几年，人们对NOC进行了相当多的研究，但大部分是学术性研究，而现在我们能提供商用产品。”该产品包括Danube NOC IP库、用于得出NOC架构的NOCexplorer，以及用于生成SystemC及可综合Verilog与VHDL的NocCompiler。
Martin表示，NOC解决方案的目标针对采用异步设计方法（即在一块芯片上采用多个时钟及数百个IP块）的设计。鉴于此，Arteris公司开发出专用的片上以及基于分组的NTTP（NOC处理与传输协议）。而由网络接口单元 (NIU)、数据包传输单元及物理链路组成的Danube库，则包含用于执行这种协议的必要元素。芯片架构师可用NOCexplorer工具来进行NOC拓扑建模，并得出一种NOC架构。NOCexplorer用户可用一种称为GALS（全局异步、局部同步）的方法来指定一组同步逻辑。该工具利用NIU将NOC与采用片上插口标准——例如AMBA AHB（高级高性能总线）、AMBA AXI（高级可扩展接口）及OCP（开放式内核协议）2.0版等的内核相连。Danube库中的开关控制着集群间的同步链接，而库中的GALS则控制着异步链接。NOCexplorer利用一个数据流仿真引擎来对系统行为进行建模。
在芯片架构师得出用于其设计的最佳NOC配置后，就可用NOCcompiler来生成可综合的Verilog、VHDL或SystemC，以便用传统IC设计流来完成设计。NOCcompiler拥有规则检查功能，以确保多个版本间的设计一致性。此外，它还能在预综合阶段估计电路面积。它能生成配置NOC单元的数据表格，包括一张寄存器映射表。NOC利用Artisan库和现成的EDA工具在90nm TSMC硅工艺上达到了750 MHz的工作频率。NOC解决方案的起价为35万美元。 |
