FM3808是一款存储容量为32k×8bits的新型FRAM（减16字节），它具有高速读写、超低功耗和无限次读写等特性。其主要特点如下：

*采用32752×8位存储结构；

*读写次数高达10 11次，具有10年的数据保存能力；

*最快并行读取速度为70ns，写入无延时；

*具有实时时钟和日历功能，时钟寄存器在地址空间的最上16字节处；

*外部供给后备电源，提供32.768kHz的时间记录晶振；

*具有可编程的实时、日历时钟和报警时间；

*可编程的看门狗定时器；

*可编程的电源监控模块。

FM3808芯片上集成了了三种不同的功能：32k×8B的存储单元、实时时钟、日历功能、系统监控功能。其结构框图如图1所示。

3 FM3808功能说明

3．1 FM3808实时时钟操作

实时时钟（RTC）由晶体振荡器、时钟分频器和一个系统寄存器组成。晶体振荡只有在控制寄存器器（7FF8h）的第7位设置为0时才能开始工作，时钟分频器将32.768kHz的信号分频成1kHz，并以秒为单位来计数，可以用标志寄存器（7FF0h）并通过设置R和W来对各实时钟寄存器进行读和写。实时时钟需要提供电源才能工作，当供电电压VDD下降到低于补给电压VBAK时，实时时钟电源由VBAK供给。对于FM3808来说，用户可以选择用电流做电源，也可以选择用电容来完成供电。使用1000μF的电容时，其供电时间可达30分钟，若使用0.4μF的电容，则供电时间可长达240小时。

当标志寄存器的第2位（CAL）设置成1时，实时时钟进入校准模式。在校准栻上，INT引脚将输出512Hz的方波，用户可以通过测量INT脚偏离512Hz的误差来进行时钟校准，校准误差由用户写入到7FF8h单元。在进行完时钟校准以后，在校准温度下每月的最大误差为±4.34ppm分，通过置CAL位为0可退出时钟校准模式。

3．2 FM3808监控操作

系统监控主要包括：报警功能、看门狗定时器、电源监控器和系统中断。

报警功能是把应用编程写入的时间值和系统相应的值进行对比，如果匹配，就通过INT产生中断并设置相应的标志位AF为1。报警功能提供有四种匹配值，分别为秒、分、时、日，通过设置相应的位为0可选择对比位。

看门狗定时器由可装载计数器和自由运行的计数器组成，看门狗定时器的工作频率为32Hz，此时晶振OSCEN必须设置为0。定时器溢出值存放在7FF7h。系统上电时会自动将溢出值加载到装载寄存器，此时自由运行计数器开始计时。当计数器的值与装载值之前，可以通过设置WDS位为1来重新装载溢出值，而此时不会有中断产生

电源监控功能是将VDD与三个门电压相比比较。这三个门电压分别为中断门电压VINT、存储器停止门电压VLO、外部供给电压VBAK。当VDD达到不同的电压门限时，FM3808内相应的功能将停止工作。FM3808共可产生四个外部中断：看门狗中断、报警时钟中断、电源低电压中断和供给电源中断。

3．3 FM3808存储器操作

FM3808逻辑上可以分成32768×8位存储结构，最上面的16字节分给了实地时钟的寄存器。FM3808通过并行口与外部微处理器进行接口，其操作与SRAM十分类似。FM3808半存储单元分成32个块，每块由256行和4列即1k×8的结构组成。其中A0~A7为行选择线，A8~A9为列选择线，A10~A14为块选择线。FM3808芯片的CE不能接地，这与普通SRAM不同。FM3808的读取过程是这样的：在CE的下降沿，地址信号被锁存，并启动一个读周期，此后即使CE发生变化也不会影响这个周期的完成。由于FM3808需要在CE的下降沿才能锁存地址信号，所以不能被CE接地.在读时间数据之前，需把7FF0.0设置为“1”，读出时间数据后，应将7FF0.0设置为“0”。在读数据时，当地址信号锁存后，在OE允许的情况下，DQ0~DQ7输出数据。FM3808共有两种写工作模式，一种是由WE来控制，另一种是由CE控制。

虽然FM3808要求在CE下降之间，地址信号要存在5ns的时间，但实际应用证明，同时输出CE与地址信号的接法也是可以的。由于FRAM的读写过程会对内部存储单元造成改变，因此在一次读或写后，要很快对原有的数据进行“修补”。“修补”的过程在CE为高电平时进行，所以在一次读写的操作中，CE为低的时间不能太长，否则FM3808将来不及“修补”原有数据而造成数据丢失。FM3808规定CE为低的时间不超过10μs。

4 与TMS320C5402的引导接口

TMS320C5402上电后将首先检查MP/MC引脚的状态，若该脚为低电平，说明DSP被设置为微计算机模式，从片内ROM的0FF80h地址开始执行程序。在TMS320C5402的0FF80h地址处，存放着一条跳转至0F800h处执行DSP自引导装载（Bootloader）程序的指令。当TMS320C5402的Bootloader程序时，它将会按HPI装载模式→串行EEPROM装载程序→并行装载模式→标准串行口装模式→I/O口装载模式的顺序循环检测，以决定执行哪种启动模式。对以TMS320C5402为核心的数字信号处理系统来说，并行引导装载模式是最适用的。TMS320C5402的并行引导装载模式是将程序代码从外界存储器所对应的DSP数据导域区中加载到片内DARAM中。

采用并行装载模式对程序进行加载国时，要根据并行装载的格式来配置Flash的程序数据存储空间。可先在DSP对应的数据空间FFFEH和FFFFH地址内写入要存放程序的地址，然后根据并行装载的数据流，将标识控制字、各个寄存器的初始化值、装载后的起始运行地址、程序段的大小和装载地址依次写入Flash存储程序的地址中，电子最后写入编写的程序。

FM3808与TMS320C5402的并行接口设计如图5所示，由于FM3808的工作电源为5V，因而系统中使用了SN74LVTH6244和SN74LVTH2245来完成接口设计。又由于TMS320C5402数据的寻址范围最大为64k字，而在自己不编写Bootloader程序的情况下，并行引导装载模式最大只能装载32k字的程序或数据。因此，若程序数据大于32k，就需要重新设计。

TMS320C5402上电复位装载时，由于Bootloader程序已在初始化时将XF设置为高电平，因而在通过EPM3202总的逻辑后，TMS320C5402可以将FM3808 08000h-0FFFFh单元中的数据读到TMS320C5402对应于000h-3FFFh寻址区的片内DARAM中。而在系统进入并行引导装载模式后，TMS320C5402会从数据寻址为0FFFFh的单元（A15=1，选中Flash）中读取将要载入的程序存储区首地址，然后从程序存储首地址处将标识控制字、各个寄存器的初始化值、装载后的起始运行地址、程序段的大小，装载地址依次装载到片内DRAM中。

若程序较大，而系统中还要有其它数据存储器来存放数据，那么就需要让出FM3808所占用的数据空间，此时可在EPM3202逻辑控制中使用XF。并可用主处理程序的第一条语句RSBX XF来置XF引脚为低电平，同时使CE片选无效，从而让出数据空间。若程序较小，而FM3808还需做为数据存储单元，那么可设置XF为高，然后通过CPLD中的逻辑程序来控制数据的写入和读出。

5 设计中应注意的问题

（1）该设计方案在TMS320C5402执行Bootloader程序时所能寻址的并行接口FRAM的最大空间为32k字节，如果脱机独立运行系统的程序超过了32k字节，则只能采用另外的替代方法。

（2）FM3808中的程序数据流要严格按照并行装载的数据流来编写，以确保并行装载的成功。对FM3808数据的写入和读出应通过设置SN74LVTH2245的OE和DIR来共同完成，本系统就是通过CPLD来进行逻辑控制的，实际上也可用VHDL语言来编写逻辑。

（3）在设计过程中，可以利用FM3808中的看门狗电路来对系统运行进行监控。系统必须使用FM3808的低电压检测功能，在检测到掉电后，CPU应立即把CS端的电平置“1”，以防止在上电或掉电时FM3808中的数据发生改变。

6 结语

FM3808是拥有高速读写，超低功耗和无限次写入等特性的高性能并口存储器，它内部集成了实时时钟和系统监控功能，具有很强的实用性。通过FM3808与TMS320C540组成的硬件系统，可完成证实系统的稳定性和FM3808的性能优势。FRAM以其快速写入、抗干扰、低功耗等优点，必须成为一种颇具竞争力的存储器。