摘要：针对某信号处理机中的高速A/D转换器（ADC）的应用，利用数字信号处理机的硬件平台，采用纯正弦信号作为输入信号，用数字信号处理器（DSP）控制采样，并将A／D转换后的数据存储，进行FFT变换，进而来分析ADC的信噪比及有效位数。该测试方法具有全数字、可编程、精确度高等优点，是较为先进的测试方法。
关键词：AD转换器 信噪比 有效位数 FFT DSP
目前的实时信号处理机要求ＡＤＣ尽量靠近视频、中频甚至射频，以获取尽可能多的目标信息。因而，ＡＤＣ的性能好坏直接影响整个系统指标的高低和性能好坏，从而使得ＡＤＣ的性能测试变得十分重要。
ＡＤＣ静态测试的方法已研究多年，国际上已有标准的测试方法，但静态测试不能反映ＡＤＣ的动态特性，因此有必要研究动态测试方法。动态特性包括很多，如信噪比（ＳＮＲ）、信号与噪声＋失真之比（ＳＩＮＡＤ）、总谐波失真（ＴＨＤ）、无杂散动态范围（ＳＦＤＲ）、双音互调失真（ＴＴＩＭＤ）等。本文讨论了利用数字方法对ＡＤＣ的信噪比进行测试，计算出有效位数，并通过测试证明了提高采样频率能改善ＳＮＲ，相当于提高了ＡＤＣ的有效位数。在本系统中使用了ＡＤ９２２４，它是１２ｂｉｔ、４０ＭＳＰＳ、单５Ｖ供电的流水线型低功耗ＡＤＣ。
１ 测试系统原理
传统的动态测试方法是用高精度ＤＡＣ来重建ＡＤＣ输出信号，然后用模拟方法分析（如图１所示）。但这样的测试方法复杂、精度低、能测试的指标有限。国外从２０世纪７０年代起研究用数字信号处理技术对ＡＤＣ进行动态测试，主要方法有正弦波拟合法[１]、ＦＦＴ法[２～３]、直方图法[４]等，而国内这方面的研究则刚刚起步。
本文介绍的测试系统是利用作者开发的数字信号处理机中的ＤＳＰ及其仿真系统来进行数据的采集、存储、处理及显示，从而构成可编程、数字化的ＡＤＣ性能测试系统。
在该信号处理机中，首先采用两路ＡＤＣ进行Ｉ、Ｑ正交采样；然后用ＤＳＰ并行系统进行数据的ＦＦＴ运算、求模以及恒虚警处理；最后将结果通过并口传给笔记本电脑进行显示。实时信号处理机原理框图如图２所示。其中，ＤＳＰ芯片是ＡＤＳＰ２１０６０，主频为４０ＭＨｚ。它可以通过ＪＴＡＧ接口与ＰＣ机相连。ＰＣ机上运行ＤＳＰ的在线仿真软件，能够实时地控制ＤＳＰ的运行，并将处理结果以数据或图形的方式显示或存储起来。前面讲过，过去对ＡＤＣ进行测试是用模拟方法(如图１)，并且需要高性能的Ｄ／Ａ转换器。现在则利用计算机进行数字信号处理，可以实现数字化的测试。现取处理机中的一路ＡＤＣ搭建测试系统。在本测试系统中，使用信号发生器产生单频正弦信号，ｆ＝１．８６２５ＭＨｚ。采样频率ｆｓ由可编程逻辑器件（ＥＰＬＤ）产生，可产生的采样时钟频率为３．７２５ＭＨｚ和７．４５ＭＨｚ两种，可对正弦信号进行整数倍采样（２倍和４倍）。这里将正弦信号采样数据取为２５６个来进行处理。
２ ＡＤＣ动态指标
２．１ 信噪比
对于理想的ＡＤＣ来说，在奈奎斯特带宽内的噪声电压有效值可表示为ｑ／根号12。ｑ表示最低位码的权值，即ＡＤＣ的量化电压，该值与输入信号的幅度和频率无关。对于一个满度的正弦波输入信号，理论上的信噪比(ＳＮＲ)可表示为：
ＳＮＲ＝６．０２Ｎ＋１．７６ｄＢ＋１０ｌｇ（ｆｓ／２Ｂ） （１）
式中，Ｎ是ＡＤＣ的位数，ｆｓ是采样频率，Ｂ是模拟输入信号的带宽。上式右边第三项表示增加采样频率（过采样）可提高信噪比。
２．２ 有效位数
实际上ＡＤＣ的误差表现为静态及动态非线性误差，并且动态误差随输入信号压摆率的增加而变大。因此实际测量的信噪比要比理论上的小一些。计算有效位数（ＥＮＯＢ）可以从对方程（１）的Ｎ求解得到。
ＥＮＯＢ（Ｎ）＝6.02N+1.76dB+10lg(fs/2B) （２）
采用ＤＥＴ技术时，噪声既包括量化噪声，也包括采样过程中奈奎斯特带宽外的谐波与带宽内信号混迭产生的噪声。另外，因为正弦信号容易产生和便于数学分析，所以在评估ＡＤＣ的动态性能时，它是最常用的信号。
３ 用ＦＦＴ法测试ＡＤＣ信噪比及计算有效位数
ＦＦＴ是从频域测试ＡＤＣ信噪比的方法，步骤如下:
(１)用高精度正弦波输入被测ＡＤＣ,正弦波频率ｆ＝１．８６２５ＭＨｚ，采样频率分别为ｆｓ＝３．７２５ＭＨｚ和ｆｓ＝７．４５ＭＨｚ?熏正弦波频率小于采样频率的一半，保证不会发生混叠。用ＤＳＰ顺序记录ＡＤＣ输出数据。
(２)接着用ＤＳＰ进行ＦＦＴ运算。当数据记录不是包含整数个信号周期时,要加窗函数来抑制频谱泄漏。可选择适当的窗函数，使信号能量集中在主瓣内，主瓣外能量可忽略。
(３)根据ＦＦＴ运算的结果，首先计算信号的有效值。然后取基频和其两旁适当数目的采样值,求它们的平方和的平方根。所需采样的数目由已知的ＡＤＣ的分辨率决定。其余的频率采样值的平方和的平方根作为噪声的有效值，它包括量化噪声、ＡＤＣ的谐波噪声、超越噪声及ＦＦＴ的舍入误差。有了这两个有效值就能计算ＡＤＣ的信噪比（ＳＮＲ）：
ＳＮＲ＝２０ｌｇ(Ｖｓ／Ｖｎ) （３）
其中，Ｖｓ表示信号电平的有效值,Ｖｎ表示噪声电平的有效值。
(４)计算出信噪比后(噪声包括高次谐波失真、杂散波失真和宽带噪声)，根据公式（２）即可计算出ＡＤＣ的有效位数。
４ 测试结果
利用上述测试系统和测试参数对ＡＤＣ采样的数据进行ＦＦＴ运算，并按上述算法进行计算，结果表明，在ｆｓ＝２ｆ时，ＳＮＲ＝６７．６ｄＢ，根据公式（２）得出有效位数为：
ＥＮＯＢ(Ｎ)＝[SNR(实际）-1.7dB-10lg(fs/2B)]/6.02
＝(67.6-1.7)/6.02＝１０．９５ｂｉｔ
在ｆｓ＝４ｆ时，采样频率提高一倍，ＳＮＲ＝７０．３ｄＢ，提高了２．７ｄＢ左右。理论上，采样率提高一倍时，由公式（１）得：
ΔＳＮＲ＝１０ｌｇ(ｆｓ′／２Ｂ)－１０ｌｇ(ｆｓ／２Ｂ)＝１０ｌｇ２－１０ｌｇ１＝３ｄＢ
即采样率提高一倍，信噪比提高３ｄＢ，相当于ＡＤＣ有效位数提高半位。可见实际测试数据结果跟理论值基本吻合。以２倍速采样频率和４倍速采样频率采样后作ＦＦＴ的结果如图４和图５所示。
对于高速ＡＤＣ来说，其动态特性格外重要，因而精确地测试ＡＤＣ的动态指标成为非常有意义的工作。对于实时信号处理机而言，ＡＤＣ模块单元的大动态范围、高信噪比等显得尤为重要，这些性能将直接影响到后续的信号处理和检测。因此利用实时信号处理机本身的硬件平台，通过软件编程来实现对ＡＤＣ的测试是一种高效、高精度的方法。
