射频IC、嵌入式存储器和模拟IP将成为DAC热点 |
| 时间：2005/6/7 14:30:00 作者： 来源：ic72 浏览人数：1640 |
|
| |
| |
第39届设计自动化研讨会(DAC)即将于6月10日在美国新奥尔良(New Orleans)召开。此次会议将对射频集成电路(RF IC)、嵌入式存储器和模拟IP等问题进行讨论。
作为一家新兴公司，射频设计工具供应商Xpedion Design System将在此次会议中，对会展出竞争性产品的安捷伦科技(Agilent Technologies)和Ansoft这两家公司挑起的口水之争再添一把火。而在此次会议的其它场合，快速电路仿真器制造商Nassda公司和Legend Design Technology公司也将演示其产品在嵌入式存储器特性化方面的应用。另外，小组会议将探讨与模拟IP开发和销售相关的技术问题。
业界有关射频IC设计工具的争议早在今年2月就已开始。当时，安捷伦公司的EEsof部门(EEsof group)宣布与Cadence Design System公司结成“意义深远”的合作关系。安捷伦是一个重量级的射频设计工具供应商，也是第五大EDA软件供应商，而Cadence则是最大的IC设计工具供应商，它的Analog Artist平台在全世界拥有超过15,000个用户。他们的合作涵盖了联合研发，双方有意基于Cadence的平台创建单一的射频IC设计流程。
但此后不久，竞争对手纷纷出台抗衡措施。前Cadence销售人员、现Applied Wave Research(AWR)公司总裁的James Spoto表示，与安捷伦的工具相比，该公司产品速度更快，效率更高，而且AWR也通过参与Cadence的Connections计划，以期在Cadence的IC设计平台上寻求自己的位置。
前不久，Ansoft公司也宣布，它有意与安捷伦在射频IC设计领域展开竞争，并推出了Ansoft Designer工具。虽然它曾经与安捷伦在高频结构仿真器上有过合作，但该公司基于Cadence设计环境的设计转换器和链接，也将其Ansoft Designer工具置于与安捷伦的高级设计系统(ADS)正面交锋的位置。
Ansoft Designer融合了“按需解决(solver-on-demand)”技术，这种技术使用户能在物理电磁模型、电路模型、系统级行为模型和其它模型间快速转换。而在Cadence的Connections计划中，Ansoft是作为一个“白金合作伙伴”，这意味着它的工具能够从Cadence的平台调用。
安捷伦公司面临的最新挑战则来自Xpedion Design System公司。该公司表示将在DAC上展示Golden Gate仿真工具3.1版，以与安捷伦的产品在计算密集型RF分析和可视化任务(如邻近信道功率比和第三序元交叉点)展开竞争。Xpedion公司首席技术官Roger Bitter声称，该公司的工具能够更快地提供结果，而这在传统上是安捷伦EEsof部门的长处。
安捷伦和Cadence将在DAC上展示它们联合研发计划的第一项成果。现在，Cadence的Analog Artist和安捷伦的ADS能够在完成最终布局和验证的过程中，调用各自的仿真和布局流程。这个计划看上去将可为RF IC创建单一设计流程。
除此之外，本次设计自动化研讨会也将证实数字CMOS IC设计人员——甚至是存储器设计人员——对模拟技术影响的日益关注。Nassda公司将展示其嵌入式存储分析工具，Legend Design Technology公司也是如此。
Nassda在大型IC电路仿真方面具备专长，据该公司产品营销经理Simon Young称，其Lexsim产品是首款能在纳米级ASIC中对IR压降(IR drop)进行建模的EDA工具。IR压降问题长期存在，在纳米级电路(130纳米及以下)尤其敏感，此时IR压降消耗更高比例的低电源电压。这样一来，对于在电路级支持嵌入式存储器布局后(post-layout)全芯片仿真而言，就产生了速度超快工具的需求。Legend Design Technology也认为纳米级存储器特别棘手，该公司将在DAC发布一个布局后存储器验证工具，名为MSim。
此次DAC还将于6月11日举办小组会议。小组会议将专注于探讨阻碍模拟IP业务的技术障碍。由于模拟电路的性能与器件在特定工艺下的表现密切相关，许多人相信，如果没有整个工程团队的配合，更大系统级芯片(SoC)的模拟IP就不可能很好地整合。本次小组会议将会有工具供应商Cadence、代工厂台积电(TSMC)、IP经销商Antrim Design System和Nurlogic Design以及他们的大公司客户日立、亿恒等公司参加。
|
|
|
|
| |
|
|
|
