莱迪思推出新型跨越式可编程逻辑器件 |
| 时间：2005/7/21 10:14:00 作者： 来源：ic72 浏览人数：1220 |
|
| |
| |
莱迪思半导体公司日前公布其新的MachXO系列，以及最早的两款产品——MachXO256和MachXO640。这种新型跨越式可编程逻辑器件支持传统上由高密度的CPLD或者低容量的FPGA所实现的应用。MachXO器件适用于多种功能的实现，诸如总线桥接、接口、控制逻辑、时钟管理、电源及复位控制、粘合逻辑、存储器控制以及ASIC和FPGA配置，应用领域涉及汽车、消费品、通信、计算、工业、医疗、军用和网络市场。
莱迪思还在该系列产品中增加了分布式存贮器、一种低待机功耗的睡眠模式，以及通过莱迪思特有的TransFR技术更新逻辑配置的功能。此外，在较大的系列成员中，增加了对嵌入式RAM
(EBR)和锁相环(PLL)时钟电路，以及PCI和LVDS I/O的支持，提供了通常仅在传统的FPGA结构中才有的功能。与此同时，还保留了莱迪思前几代CPLD的瞬时上电、单片和高速的特点。
MachXO逻辑器件建立在低成本的130nm嵌入式Flash处理工艺上。它能够在单芯片中瞬时工作。高达3.5ns的管脚至管脚延时使得器件能够满足当代系统设计的高速要求。“E”型MachXO器件采用了1.2V逻辑核技术，适用于超低功耗的应用。一个片上的电压调整器使得“C”型MachXO器件可以支持1.8V、2.5V或3.3V的外部电压，从而支持传统的系统电源要求。
MachXO系列有四个密度等级，包括256、640、1200和2280 LUT的器件，用户的I/O数目从78至271个。封装形式包括四方扁平封装(TQFP)、8×8mm的芯片尺度BGA (csBGA)和100到324管脚的微间距BGA (fpBGA)。MachXO1200和MachXO2280支持1或2个模拟锁相环，以及1或3个9K位的嵌入式RAM块，每个器件分别有9.2K或27.6K位的块存储器。Flash使得每个EBR块不仅可以被配置成标准的单口和双口RAM功能，而且可以成为非易失性的用户ROM。专用的“硬”FIFO支持逻辑提高了FIFO实现的效率，并且无需额外的LUT用于指针和标志功能。
在每个器件的内核中是一个查找表阵列，可以用来实现逻辑和小型的分布式存储器。这个阵列被灵活的I/O所包围，这些I/O能够实现多种流行的I/O标准，如LVCMOS。在大一些的器件中，还支持PCI和LVDS。
睡眠模式可减少100倍的待机功耗，支持那些要求低功耗的应用。该器件还支持莱迪思特有的TransFR(透明的现场重新配置)技术，能够在器件使用SRAM配置存储器继续正常工作的情况下，对Flash配置存储器进行透明的编程。新的配置可以方便的在数毫秒中从Flash下载到SRAM块中。TransFR技术使得器件能在不严重中断系统运行的情况下实现更新，确保了现场逻辑更新的灵活性。
用于MachXO器件的完整的时序驱动设计包含在莱迪思的ispLEVER设计工具套件中。Mentor
Graphics的Precision RTL Synthesis和Synplicity的Synplify综合工具支持VHDL和Verilog设计输入。ispLEVER软件提供了一整套实现、验证和编程工具。
ispLEVER 5.0 Service Pack 1即可从莱迪思的网站上下载。MachXO256和MachXO640器件的评估板可供购买，起始价格为99美元(仅供参考)。640和256器件现在即可获取，1200和2280可望在2005年内出样。对于大批量(25万片)，256 LUT的MachXO256器件售价低至1.5美元(仅供参考)，而640 LUT的MachXO640器件售价低至2.25美元(仅供参考)。
|
|
|
|
| |
|
|
|
