Head的新产品属于ST的结构性处理器增强型体系结构(SPEAr)可配置系统IC系列，该系列产品适用于数字打印机引擎、扫描仪以及其它嵌入式控制应用，为ST的客户提供了一个完整的覆盖现在和未来需求的产品升级计划。  

    新产品SPEAr Head集成了一个266MHz的ARM926EJ-S核心和整套的知识产权(IP)模块。据称新产品可以快速完成关键功能的定制设计，而成本和投入市场时间只是全定制设计方法的几分之一。  

    ST计算机系统产品部总经理Vittorio Peduto表示：“通过这个新产品的推出，ST证实了我们对SPEAr系列及其升级计划的承诺。ST将继续提供含有经过测试证明的体系结构和先进的处理器核心、技术和复杂的IP的系统芯片，从而最大限度降低客户的投资成本，客户能够在SPEAr Head的可配置逻辑单元上定制自己的核心能力设计，就好像是一个全定制化的器件一样。抖动PLL、最小化板上反射的特殊I/O、自动可配置DDR/SDRAM接口和分布式DMA体系结构等专用IP模块使这款芯片在市场上独一无二。”  

    该新器件包括一个266MHz的ARM926EJ-S核心、三个USB2.0端口(两个主机接口和一个支持高速模式的设备接口)、一个以太网10/100 MAC、一个16通道8位模数转换器、一个I2C接口、三个UART、支持DDR和SDR的133MHz SDRAM内存接口、支持串行闪存/ROM的SPI接口、一个全速USB专用的PLL和一个抖动系统PLL、20万门可配置逻辑单元(与ASIC等效)，其中，ARM926EJ-S核心内置32KB指令缓存、16KB数字缓存和8KB数据-TCM(紧密耦合内存)和8KB指令-TCM(紧密耦合内存)；可配置逻辑单元与4KB SRAM的四个存储体的每一个体都相连。此外，新器件外设还包括一个实时时钟、看门狗和四个通用定时器。该器件支持多种操作系统，包括Linux、Nucleus、uItron和 Vxworks。  

    SPEAr Head样片现已投入市场，批量订购的价格区间在12美元内，开发板于十二月投放市场，ST设计完成了一个双模开发环境，使客户既可以利用类似ASIC的方法设计定制化逻辑单元，又可以利用外部FPGA开发全定制化的解决方案，验证解决方案，最后将其映射到可配置逻辑单元内。