Gbps Fibre Channel、Gigabit Ethernet(1000 BaseX)、10 Gigabit Ethernet(XAUI)、Serial RapidIO及SONET(STS-12/STS-12c、STS-48/STS-48c和TFI-5，支持10Gbps及以上速率)。FlexiPCS模块具有最佳的Ethernet和PCI Express支持，拥有嵌入式的编解码物理层功能、时钟容限补偿、CRC发生/校验及多信道对齐功能。
全定制或者标准单元的ASIC不同，结构化的ASIC设计成本要低，它们只将一小部分掩膜用作定制。莱迪思在每一片LatticeSC FPGA中嵌入了多达12个结构化的ASIC模块，称为MACO模块。每个MACO模块大约有5万个ASIC门可用来实现需要最高性能、最小硅片面积和最低功耗的知识产权(IP)核。MACO模块还提供充足的至I/O引脚的布线连结、RAM块及可编程逻辑块。
莱迪思计划推出一系列LatticeSC器件，它们拥有预制的、覆盖许多要求高速连结的常见应用的模块。预制的、基于MACO的IP将包含莱迪思创新的flexiMAC多协议通信引擎，它支持多层协议，诸如PCI Express、Ethernet、以及SPI4.2和高速DRAM/SRAM存储控制器。莱迪思将把这些标准MACO IP功能预先编程到其LatticeSC系列的特别版本中，称为M-系列。
LatticeSC PURESPEED I/O支持许多差分和单端I/O标准，包括LVTTL、LVCMOS、SSTL、HSTL、GTL+、LVDS、LVPECL和Hypertransport。每个LatticeSC I/O引脚含有一个输入延时(INDEL)对齐模块，该模块有间隔为40ps的144个抽头。对于高速源同步I/O，PURESPEED I/O技术所特有的适应输入逻辑(AIL)模块能够对闭环引脚进行时序监控。该特性能够一位一位地动态地保持恰当的建立和保持时间裕量。采用这一特性，能够使设计在单个引脚上精确地支持高达2Gbps的速度。
LatticeSC FPGA还提供用于SDR、DDR1和DDR2接口的专用的变速箱逻辑。片上的时钟分频器支持变速箱逻辑的时钟要求，从而无需在此情况下使用通用的PLL/DLL资源。LatticeSC FPGA提供低功耗的内部终端电阻(ODT)，能够减小残存信号的长度，从而提高性能。器件上终端电阻的动态切换是自动完成的，支持诸如DDR2存储器等的标准。
LatticeSC器件采用富士通的90纳米COMS工艺技术，结合经过优化的逻辑块和丰富的布线资源，制造出的FPGA结构可轻易地以达到500MHz的频率工作(例如：64位地址解码)。其阵列的基本逻辑元素是可编程功能单元(PFU)，可以配置成逻辑、算术和分布式RAM/ROM功能。PFU分成四个片段，每个片段含有两个4输入的SRAM查找表(LUT)，外加寄存器。这些片段可以独立配置并且能够串联，这样PFU就能完成更大的功能了。该系列的密度范围从15K到115K个LUT。
LatticeSC器件提供1至7.8兆位的能够以500MHz频率工作的嵌入式RAM块(EBR)。每个18Kb的sysMEM
EBR块可以实现单口、双口、伪双口或者FIFO存储器。专用的FIFO支持逻辑使得LatticeSC器件能够有效地实现FIFO而无需耗费LUT或布线资源来产生标志位。LatticeSC FPGA还集成了具有层次结构的时钟资源。与其它器件不同，LatticeSC FPGA既有PLL又有DLL资源，为时钟管理问题提供了“无折衷”的解决方案。
LatticeSC FPGA结构具有拓展了工作范围的电源核，支持1.2V及1V的核Vcc电源。功耗要求很高的用户可以采用1V电源，从而将FPGA核心电源的功耗降低50%，与此同时，其性能仅仅降低了15%。对于大批量的应用，莱迪思还宣布了针对其LatticeSC系列的成本削减方法的计划。通过把选定的LatticeSC FPGA设计转换到引脚兼容的Lattice FreedomChip，客户能够将其价格降低50%。通过自动插入扫描逻辑，能用客户的网表来制造低成本的经过测试的定制芯片，而不需要与传统的结构化ASIC相伴的艰难的后端设计转换。有关莱迪思FreedomChip技术的更多详情将于2006上半年公布。
LatticeSC FPGA的一个典型的应用是在一个多重服务网络系统中的通用连通桥。单片LatticeSC器件能够支持当今网络中使用的多种数据流。为了进行流量整形，LatticeSC器件利用嵌入在结构化ASIC模块中的多个SPI4.2核，无缝地实现与多个10G网络处理器的接口。要缓冲这些更快的线速，需要高速存储器接口。
LatticeSC支持所有最新的存储器标准。为了与兆兆位的交换结构接口，LatticeSC FPGA最多能够以32个SERDES信道来驱动系统背板，并且支持许多串行标准，如Serial RapidIO、SONET/SDH、PCI Express、Ethernet以及Fibre Channel。
ispLEVER 5.1版Service Pack 2设计工具套件提供对LatticeSC器件的设计支持。ispLEVER工具能让设计者在同一个软件包中使用所有莱迪思的数字器件，并且包含来自Mentor Graphics和Synplicity的仿真及综合工具。
LFSC25的样片有现货供应，该系列中其余的器件将在2006年中量产。LFSC25以600Mbps至3.4Gbps的速率工作，拥有8或16个SERDES信道，取决于封装选择。其FPGA结构具有25000个PFU，1.92兆位的嵌入式RAM块，以及6个MACO结构化的ASIC模块。LFSC25有900引脚的fpBGA和1020引脚的flip chip BGA两种封装形式。2007年发货的二万五千片数量的900fpBGA封装的基本型LFSC25的单价为49美元。
