Cadence设计系统有限公司日前宣布，杰尔系统公司已采用了Cadence的Virtuoso客户定制设计平台用于它的定制、模拟/混合信号电路设计的需要。杰尔的设计团队计划使用Virtuoso模拟、环境、版图设计及物理验证技术以便快速为其高级半导体芯片研制出高精度硅晶片，并避免返工以加速其上市时间。

      另外，杰尔还采用了Incisive Palladium系列用于它综合设计中的硬件加速及仿真。Palladium产品通过快速鉴别出硅前阶段的系统级瑕疵来减少风险，使设计团队能增加他们的研制效率并提高质量和设计的可预测性以确保一次晶片和软件设计的成功。

      杰尔系统前端业务副总裁王海表示，“由于杰尔持续提供具有空前价值的解决方案，我们一直在寻找能帮助我们的客户适应当今稀缺市场机会的技术。我们选择Cadence产品以满足我们定制、模拟/混合信号电路设计的需要，因为它先进的设计方法能为我们的设计团队提供的不仅是晶片的产生速度同时还有精确性。我们选择Incisive Palladium系列也是由于它能提供验证大型复杂芯片的最快和最有效的方法。Cadence科技使我们能明显减少我们的设计时间并从根本上达到我们提前上市的目标。”

      Cadence产品营销兼公司副总裁查理·吉奥格第表示，“高级客户定制设计师们今天面对的主要挑战如经济性、设计的复杂性、系统测试和物理效应等对上市时间都具有很大影响。我们的定制设计解决方案兼具了组织严密的设计的速度与颠覆性方法的硅精度来有效解决所有这些问题。我们基于处理器的加速/仿真技术及正交解决方案可确保杰尔在硅产生前发现潜在昂贵的硬件、软件及系统级错误。”

      Virtuoso平台是一个帮助使设计团队能交付符合规格并配合进度的硅晶片的综合系统。它包括一个设计要求驱动的环境、多模式的模拟、加速的版图设计、高级硅分析、以及一个全芯片集成环境。

      Incisive Palladium系列可在一个单一的系统内产生硬件的加速和在线模拟。Palladium硬件提供了高生产能力(运行时执行、灵活调试和快速编译)的系统级验证容量、可升级能力和一个高级的包括交换和基于断言的加速解决方案的验证环境。