“DS3100的推出对于我们的电信设备客户来说，是一个令人振奋的消息，”Dallas电信产品事业部总监Michael Smith表示，“该器件同时简化了带SONET/SDH端口的设备的中央时钟功能的设计，节省了空间，并降低了成本。DS3100提供了高度的集成性，可以在最短的时间内完成时钟卡的设计。”DS3100提供了出色的集成性和灵活性，可以使电路板设计人员无须设计或调整分立的PLL，或考虑PCB上的敏感模拟节点。进而带来的好处是无需考虑传输函数，回环公式，或复杂的DSP算法。“所有这些都固化在DS3100里面了，”Smith补充说。

      DS3100持续监控多达14路输入时钟的状态和频率精度。内置参考时钟选择逻辑可以为两路DPLL的任意一路自动选择最高优先级的有效输入时钟。T4 DPLL通常用于将输入的SONET/SDH时钟转化为DS1/E1时钟，并将其通过片上两路(或其中之一) DS1/E1发送器发送给外部BITS/SSU。功能完备的TO PLL为系统的其他部分提供时钟，并且其参考时钟可以配置为由输入的SONET时钟提供或由外部BITS/SSU通过两路片上DS1/E1接收器中的一路提供。TO PLL为系统提供滤波，保持，和相位构建功能，并且可以通过配置适用于多种应用。每个DPLL由具有时钟倍频，抖动抑制的APLL分频后，可以为11路时钟输出提供宽范围的时钟频率。

      DS3100总共具有14路时钟输入：10路CMOS/TTL输入，2路LVDS/LVPECL输入，和2路模拟复合时钟接收器(也可配置为CMOS/TTL输入)。时钟输入可以接受2kHz，4kHz，和N x 8kHz (直至高达125MHz (CMOS/TTL))或155.52MHz (LVDS/LVPECL)的时钟频率。该器件持续监控所有输入的状态和频率精度，并且根据配置标准使能或禁用各路输入。

      两路集成的DS1/E1接收器同时也支持ITU-T G.703规范的2048kHz和6312kHz同步接口。接收器提取输入的SMM信息，可选择自动禁用LOS，OOF，AIS上的恢复时钟。Smith解释道：“DS1/E1接收器/发送器是DS3100区别于竞争产品的关键所在。它们的存在使得DS3100成为真正的单芯片时钟卡解决方案。”

      T0 DPLL带多周期相位检测器，即使存在较大抖动和参考时钟偏移，仍可以直接锁定许多常用的电信频率。通过锁定参考时钟(可分频到8kHz)，该器件也可以锁定到8kHz的任意一个倍频直至155.52MHz。器件的带宽可以设置在0.5毫赫兹至70赫兹的范围内，并可调整阻尼因子。该器件还具有“无中断”参考时钟切换和可选的输入瞬态相位构建。该器件可选择多种保持-平均模式，而保持-频率精度大大超过3E级规范的要求。T4 DPLL为简化的T0 DPLL版本，专用于频率转换。

      T0和T4 DPLL均具有输出APLL，可以在实现时钟频率的倍频，并同时抑制抖动。DPLL/APLL配合使用，同时具有两个结构的优点：DPLL的可配置性和稳定性(过压，温度，和工艺多样性)，以及APLL的低抖动。

      DS3100提供了11路时钟输出：5路可编程CMOS/TTL输出，2路可编程LVDS输出，1路1.544/2.048MHz输出，1路64kHz复合时钟发送器，和两路帧同步脉冲(8kHz和2kHz)。每路输出均可由T0或T4提供。可以输出超过60种频率的时钟，包括2kHz，8kHz，N×DS1，N×DS2，N×E1，E3，6.48MHz，高达311.08MHz的OC-n速率，和同步以太网应用中的62.5MHz和125MHz。

      两路集成的DS1/E1发送器支持ITU-T G.703规范的2048kHz同步接口。发送器可以将输出的SSM信息插入DS1 ESF或E1信号中。DS3100可以通过外部微控制器配置，选择使用任意8位并行总线或SPI串行总线选项。

      封装，价格和供货

      作为补充，Dallas Semiconductor同时还提供DS3101，DS3101具备除了DS1/E1收发器以外的DS3100的所有功能。DS3100/DS3101采用紧凑的17mm×17mm CSBGA封装，工作在-40℃至+85℃温度范围。