专家把脉SoC业务模式：须整合设计与制造 |
| 时间：2005/7/22 10:01:00 作者： 来源：ic72 浏览人数：1362 |
|
| |
| |
系统级芯片(SoC)业务模式要切实可行，须整合设计与制造，开启新的业务类型或建立企业联盟。这是日前参与多处理器SoC(MPSoC)论坛的人士发表的看法。
在此次会议中，Synopsys公司CTO Raul Camposano探讨了转向“以良品率为中心”的可制造性设计的必要性。而创意科技(Global Unichip)公司联合创办人兼CTO Youn-Long Steve
Lin则讲述了台积电设立一家关联的设计服务公司的事例。此外，意法半导体公司前端技术及制造分部副总裁Philippe Magarshack展示了Crolles2如何引入新工艺节点。
“过去设计与代工及光刻是隔绝的，如今壁垒已经被打破，” Camposano说道。在130及90纳米之间，设计成本几乎翻番，掩膜费用超过两倍。加工成本降下来了，但是仍然占总体的74%。
他指出，光学逼近校正(OPC)帮助催生了一个“整体的新产业”，有助于确保“以光刻为中心的DFM。”但如今，需要“以良品率为中心的DFM”，关注工艺变化和光刻。EDA供应商能籍具有良品率意识的物理综合、版图实践如线散布和冗余通孔插入及关键区域估计，助一臂之力。Camposano指出，包含OPC的光刻线增强技术(RET)是EDA市场增长最快的领域，Synopsys已知在DFM领域出现30多家初创企业。
随着设计群体将目光投向制造，制造群体也关注着设计。在台湾，Lin表示，已出现对内部IC设计能力的需求。Lin是台湾清华大学的教授，也是Global Unichip的创始人，他试图提供“SoC设计代工”。他的主意是，“系统设计公司只需提供给我们规范，我们处理所有事情，包括封装和测试，并且向客户交付完工的芯片。”其目标之一是将TSMC的业务增长10%。
该公司面临的挑战是：客户与Global Unichip之间的仿真器版本不一致，缺乏好的SoC测试解决方案，以及与第三方IP之间的问题。“大多数IP提供商在测试支持方面都非常薄弱。”他指出。
Magarshack则指出，引入新工艺节点的费用已经飞升至90纳米10亿美元。“越来越少的半导体公司能负担得起在盈利前向研发投入10亿美元。”这种现实促使ST与两大竞争对手飞思卡尔半导体及飞利浦半导体合作，在2002年创立了Crolles2联盟。
该联盟如今已拥有750名工程师，联合投资10亿美元，并且与先进的研发实验室也建立了合作关系。合作不仅进行工艺开发，而且还开发库。
|
|
|
|
| |
|
|
|
