摘要：介绍大规模、高速度的ＦＰＧＡ在小型渔用声纳系统设计中的应用。在该系统设计中，采用了Ｘｉｌｉｎｘ公司的ＦＰＧＡ芯片ＸＣＳ４０作为主要器件，基本上将整个系统的功能集成在了一片芯片上。实践证明，即降低了成本，又缩短了设计和调试的时间。
关键词：声纳 ＦＰＧＡ 片上系统
从传统意义上来说，ＦＰＧＡ等通用可编程器件往往被应用于速率较低的ＤＳＰ设计中，而在高速的ＤＳＰ应用中，则往往使用专用的ＤＳＰ芯片及集成电路进行设计。这样做虽然满足了对速度的要求，但是开发周期较长，产品的调试修改升级比较困难，而且灵活性较差。
随着工艺水平的提高，ＦＰＧＡ等可编程器件的速度和规模都有了很大的提高，而且它还具有集成度高、体积小、功耗低、设计灵活等优势，这样就为利用可编程器件实现高速ＤＳＰ处理开辟了道路。目前新一代的ＦＰＧＡ等可编程器件，不仅在速度上能满足ＤＳＰ的要求，而且可编程资源也大大增加，在系统级集成方面也能满足需要，从而提高了系统的灵活性和适应性。因此，在开发周期较短或对系统灵活性要求较高的场所，ＦＰＧＡ能够提供比专用ＤＳＰ器件更高的系统速度和更好的解决方案。
我们在设计小型声纳的过程中，根据系统的要求，采用了Ｘｉｌｉｎｘ公司的Ｓｐａｒｔａｎ ＸＣＳ４０芯片。
1 器件介绍
Ｓｐａｒｔａｎ系列的ＸＣＳ４０是Ｘｉｌｉｎｘ公司推出的低价格、高性能的现场可编程门阵列。它的主要特点是：
·系统门的数目达到了４００００，Ｌｏｇｉｃ Ｃｅｌｌ数目达１８６２，系统资源丰富
·具备片上可配置分布式ＲＡＭ 最多配置的ＲＡＭ比特数达２５０８８位
·分布式算术逻辑单元，支持分布式ＤＳＰ运算
·支持Ａｌｌｉａｎｃｅ Ｃｏｒｅ及系统集成
其片内结构如图１所示。
2 由ＸＣＳ４０构成的声纳系统的原理
以ＸＣＳ４０为主体构成的渔用声纳的基本功能框图如图２所示。其中，虚线内的功能模块全部集中在ＸＣＳ４０芯片内。
小型渔用声纳系统的基本工作原理是根据从水下反射的声波回波信号，显示水下鱼群和海底的深度情况。这种小型的声波探测系统在渔业生产和航海安全上起着很重要的作用，在小型船舶上使用相当普遍。整个系统分为模拟和数字两大部分。
模拟部分根据环境噪声和量程的要求，５０ｋＨｚ或２００ｋＨｚ载频的键控脉冲经过缓冲、整形、推动和推挽功放之后，调制信号送到声波换能器发射到水中。接收电路为一外差接收机。不同频率的反射信号经过前放后，与本机的晶振混频，产生４５５ｋＨｚ的中频信号，经过两级中放和检波后，由Ａ／Ｄ变换器形成３比特的数字信号，送到声纳的数字处理部分。收发转换模块控制着收发信号的隔离，避免它们之间的串扰，尤其要避免发射信号串入接收机端而引起接收机性能的大幅度下降。同时，通过时变增益控制（ＴＶＧ）等手段，使得输入信号的动态范围得到了压缩，增大了接收机的工作范围，也使得整个模拟部分的抗干扰性和信噪比得到了提高。
整个声纳系统的数字部分集中在一片ＸＣＳ４０芯片中。经Ａ／Ｄ变换后的数据，在数据获取控制单元的协调下，通过正常记录和海底锁定记录两个通道分别进入输入存储器。输入存储器中的回波数据，经过相关处理、杂波消除、强度变换和坐标变换等一系列信号处理后，在ＦＰＧＡ中内置的显示控制模块的管理下写入ＶＲＡＭ。与此同时，显示控制模块产生行场同步信号，并把不同强度的回波信号转换成伪彩色信号，驱动相应的Ｒ、Ｇ、Ｂ输出，将ＶＲＡＭ中的数据最终显示在监视器上。整个数字系统的运行也由ＦＰＧＡ内置的ＭＣＵ模块来控制，提高了系统的集成度。
3 分布式计算与内置ＲＡＭ
由于ＦＰＧＡ基于ＳＲＡＭ的特性，特别适合乘法和累加等ＤＳＰ算法，也可以用其实现广泛的数学函数运算。在设计上也可以采用并行结构和分布式算法，使得资源达到最优的配置。在该声纳的设计中，使用了相关滤波器来除去邻频干扰、 杂波以及噪声。并利用分布式计算，大大提高了信号处理效率。对于二进制系统一个线性时不变的网络的响应可以用下面的公式来表示：
可见，上面的公式可以用加法器和分布式算术查找表来实现。对于所采用的相关滤波器，可以用下面的比较简单的方法来实现：
这样，当进行异或运算时，对每次回波２５６点且每点３比特的数据，可直接对每一位进行相关处理，只用一个时钟周期即可完成运算。由于充分利用了ＦＰＧＡ内部的分布式功能模块和并行计算的优点，使得信号处理的速度得到了很大的提高。
为了实现在片内完成ＤＳＰ的功能，除了必要的算术和逻辑功能模块之外，必须具备一定数目的片内存储器。设计中所应用的Ｓｐａｒｔａｎ ＸＣＳ４０就具备了分布式的片内ＲＡＭ。由于Ｘｉｌｉｎｘ ＦＰＧＡ的主要功能模块都是基于ＳＲＡＭ查找表结构的，因此分布式ＲＡＭ的结构可以在ＦＰＧＡ内的任何一处实现。这也是分布式ＲＡＭ名称的由来。除去ＣＬＢ、ＩＯ模块和布线模块外，分布式片内ＲＡＭ已经成为了又一种片内资源。由于分布式片内ＲＡＭ没有管腿和驱动，它可以达到相当快的读写操作速度。在我们的设计中，分布式ＲＡＭ被用作数据的输入缓存及数据寄存器。在片内，这些ＲＡＭ被配置在数字信号处理部分的附近，从而减少了数据传输的延时。
4 集成的显示控制和ＭＣＵ模块
在带有显示子系统的设计中，一般都会用图形控制芯片（ＧＤＣ）来实现图形显示和控制。图形控制芯片负责产生行场同步信号，输出像素点信号，控制字符图形和直线、圆等基本元素的输出，读写ＶＲＡＭ并控制ＶＲＡＭ的刷新。它是显示子系统的核心。我们在设计中最初采用的是ＮＥＣ公司的ＵＰＤ７２０２０。但是在调试中发现由于该显示控制芯片的主频与系统的主频不一样，导致它与ＦＰＧＡ的时序无法配合。
为了解决这个问题，我们在设计中把图形控制芯片的功能集成到了ＦＰＧＡ中形成一个功能比较完备的ＣＯＲＥ。图形控制部分的结构简图如图３所示。图形控制部分的主要作用，是根据系统的要求，产生正确的行场时钟脉冲，从而正确地控制像素点的输出。系统的主时钟频率是４０ＭＨｚ，图形控制部分把系统的主时钟进行分频，产生出１８．７５ｋＨｚ和５０Ｈｚ的行同步信号和场同步信号，加到监视器的接口，驱动正确的显示。同时，根据系统的要求，图形控制模块向ＶＲＡＭ中写入新的数据，并且周期性地读出ＶＲＡＭ中的数据进行显示和对ＶＲＡＭ进行刷新。本设计中采用的显示器是伪彩色显示器，不同的彩色信号对应于不同的回波强度。为了实现这个功能，我们在ＦＰＧＡ中的图形控制模块中建立了一个彩色矩阵Ｃｏｌｏｒ Ｍａｔｒｉｘ。对应于不同强度的像素点数据，该矩阵可以将其转化成为相应输出比例的Ｒ、Ｇ、Ｂ信号，从而实现强度到彩色的转换。
为了进一步提高系统的集成度，我们采用了ＣＡＳＴ公司为Ｘｉｌｉｎｘ的ＦＰＧＡ所设计的Ｃ２９０１微处理器核来读取键盘输入，控制整个系统的运行。该微处理器核的资源使用状况和内部结构框图如图４所示。
由于采用高度集成的片上设计方法，该声纳信号处理板的体积大大缩小，整个系统仅由模拟电路、 ＸＣＳ４０及存储器构成，设计和调试都非常简便，整机工作性能也十分稳定。
|
