飞利浦推出高级超低功耗CMOS逻辑系列，减少30%空间 |
| 时间：2005/9/22 9:07:00 作者： 来源：ic72 浏览人数：1229 |
|
| |
| |
飞利浦电子公司日前宣布推出具有超低功耗的高级超低功耗(AUP)CMOS逻辑系列。AUP逻辑系列提供超过55种新产品，有PicoGate和MicroPak两种封装选择。AUP系列提供了逻辑器件中最低的功耗，比其他系列低30%，这将延长蜂窝电话、PDA、数码相机和视频播放器等设备的电池寿命。飞利浦的AUP逻辑系列已经量产。
电子行业正朝着更精密、更复杂的电子器件进军，封装越来越小，功耗越来越低。AUP系列固有的创新性满足了这些需求，使制造厂商能够更容易地为家用、个人、汽车和移动市场设计新的应用。行业调研公司Insight Onsite公布的最新市场预测显示，1.8V逻辑产品市场在 2006年到2008年期间将增长53%以上，从2006年的2.23亿增长到2008 年的3.43亿。
“预测显示到2009年，消费电子市场年收入额将超过380亿美元，仅AUP市场在2005年到2009年的复合年增长率就将达到27%，”飞利浦半导体公司逻辑产品营销总监Bruce Potvin说。“考虑到这些，就很容易明白为什么飞利浦要致力于推出新的高级逻辑解决方案，使我们的客户能够使用需要的元件，面向消费电子市场，轻松开发出具有竞争力的新产品。”
AUP逻辑系列包含了单、双和三栅极功能，采用5、6和8引脚封装，允许工程师精确选择所需的功能。此外，变换功能使工程师们能够轻松实现不同电压系统之间的接口。AUP系列还采用了飞利浦公司的MicroPak技术，该技术可将引线间距从0.50 mm缩小至0.35 mm，预计将在2006年第一季度全面推出。另外，AUP系列还具有较高的静电(ESD)保护，使该逻辑器件对静电的敏感性降低。该AUP逻辑系列的典型技术规格为：工作电压范围0.8V–3.6V，2.5V时的传播延迟2.5n，Cpd = 4 pF或更小。
|
|
|
|
| |
|
|
|
