赛灵思公司日前宣布，推出基于Virtex-4 FPGA的667Mbps DDR2参考设计，该参考设计提供了FPGA业界高带宽最、高可靠性的内存接口解决方案。赛灵思667 DDR2-SDRAM接口采用了Virtex-4 ChipSync技术，这是一种运行时校准电路，可以提高设计余量和整体系统可靠性，同时缩短设计周期。
Virtex-4 FPGA将臆测清除出内存接口设计，使系统设计师能够为最新的667Mbps DDR2 SDRAM等内存技术构建可靠的高性能接口。Virtex-4的芯片特性、经过验证的硬件参考设计与易于使用的Xilinx
Memory Interface Generator工具的结合，可提供设计灵活性和可靠性。赛灵思内存解决方案使用美光科技（Micron）和三星等厂商的内存器件进行了验证，包括新型667Mbps DDR2参考设计，免费下载网址为www.xilinx.com/cn/memory。
布线、工艺、温度和电压变化会造成数据与时钟信号之间产生扭曲，而这种扭曲在设计时无法进行正确估计，ChipSync技术通过对这些变化进行补偿，简化了内存接口的设计。这种独有特性减轻了设计后调整工作，改善了设计周期和整体系统可靠性。实验结果表明，Virtex-4 FPGA还提供了高速内存接口设计中业界最佳的信号完整性。
用户友好的Memory Interface Generator软件工具可以支持任何器件/封装组合，为系统设计师提供了更大的灵活性，使他们能够轻松实现设计的个性化。该参考设计为Verilog或VHDL形式，采用了模块化方法来清楚地提供物理层、用户接口和控制器块。
|
