设计自动化大会(DAC)上，主持人、Gartner Dataquest的研究副总裁，以及参加小组讨论的专家就IC热设计问题展开了题为“进入‘热带’面临的挑战”的辩论。

      与众人观点不同，TI公司高级技术职员的成员兼45nm平台经理Robert Pitts表示，高温对芯片设计的影响并不是先进IC设计必须立即解决的问题。Pitts承认它对45nm和32nm节点的热影响感到担心，但是，它目前“不是我们的头号问题”。目前，“热设计问题排在第二位，”Pitts说，“动态IR降”是需要立即解决的主要问题。

      但是，热梯度从长远来看不是什么问题，“一些研发趋势正在走向错误的方向，”Pitts说，“它们在若干技术节点一直沿着错误的方向前进。”在这些趋势当中，包括日益增加的芯片功率密度和功能集成，Pitts表示，以及进一步提高功率密度的封装选项，如堆叠裸片和系统级封装模块。

      Apache Design Solutions公司的主席兼首席执行官Andrew Yang表示，要提前解决IC设计的热问题，但是，对EDA供应商来说，重要的是先解决这个问题。Yang表示，EDA历史上都是采用三部曲来解决问题，即：分析、规避和解决问题。现在，EDA行业要开始着手分析这种方法的问题了，他强调说。

      Yang的企业推出了一种用于系统级芯片设计的一体化电热设计工具，可以解决温度对泄漏、时序、可靠性和电压降的影响。

      “难道我们创造了一种解决子虚乌有问题的方案吗？”Yang表示，“我们必须做好准备，我们必须提前两年在问题出现之前着手考虑如何解决问题，现在正是我们探讨如何解决该问题的时候。”如果从现在起，三年内半导体行业才开始谈论如何解决热问题的话，Yang强调说，“这可是一个大问题。”

      Pitts表示，TI在短期内能采取一种方法来利用库模型，以计算热效应，如温度、电压和泄漏。“我们有些时间，而且我们可能采取一些我们能够采取的措施，因而不必采用热分析EDA工具，”Pitts表示，但是，他承认，“我们现在确实打算从EDA供应商那里寻求更多的支持，尽管还没有，但是快了。”

      最近EE Times EDA调查显示，随着特征尺寸的缩小，设计工程师预期对泄漏电流的管理将是他们最为关心的问题。

      利用热变量

      “我们已经找到了利用整个芯片热变量的方法，”Pitts接着说，“我们现在所做的是针对最坏情况来设计整个芯片。”

      Gradient Design Automation的首席技术官Rajit Chandra表示赞同地说：“设计工程师有效地假设芯片具有一致的温度，所以，他们针对平均温度做设计，而不是针对温度的峰值做设计。”Chandra表示，采用诸如电压岛和电源门控等冒进的降低电源的方法，会导致芯片上的温度特性更差。

      根据PA Semiconductor公司工程副总裁Sri Santhanum的观点，降低电压是解决热问题的一副“猛药”。Santhanum表示，他的公司采用了各种办法了控制芯片的热量，包括采用系统级设计工具和选择架构。

      eSilicon公司的Javier De La Cruz的大部分职业生涯都是从事封装工作，他注意到，设计工程师常常早在设计之初就选定了封装，选定了封装就可以给他们所设计的芯片留出足够的热预算；但是，他说，他们没有考虑到一个器件永远不可能孤立地存在，他们可能选择了对孤立的IC是适合的封装，但是，当芯片与其它元器件一起设计到系统之中的时候，最终就会影响到热性能。“随着热量的增加，泄漏随之上升，这又使热问题更为严重，”De La Cruz表示，“这是一个怪圈。”De La Cruz辩论到，关键是尽早与客户商谈选择合适的封装，因为错误的决策可能“非常难以作出改变。”

      EDA供应商在小组讨论中，一致反对Pitts关于功率密度与热问题在芯片中心区相互关系的论点。

      Yang表示，在工程师当中存在的误解是，功率密度最高的芯片区域就是热效应最高的区域。事实并非如此，他说，因为存在热耗散、散热和其它因素的影响。

      但是，TI的Pitts谦恭地表示反对Yang和Chandra的观点，它下一步解决热效应的方向是检查整个设计的功率密度。“它对我们有帮助，”Pitts表示，“那不是最后的答案，当我们获得较好解决方案的时候，我们就可以换一个角度来解决问题。”

      在小组讨论会后，Pitts表示，热效应在130nm节点通过完善工艺已经解决了；在90、65和45nm节点，需要在设计中考虑热耗散的问题，他说，包括改变嵌入式软件，例如，由此改善蜂窝电话操作系统待机模式的性能。