摘要:存储器产品的低功耗设计及应用在电子系统中发挥着重要作用。本文从内部功耗及外部功耗两方面对存储器进行了分析并提出一些解决方案。

      关键词:存储器;功耗

      1　引言

      存储器是各种电子设备中的主要信号保存部件。对半导体存储器的基本要求是高密度,大容量,高速度,低功耗,其中低功耗是现代电子产品的一个重要设计指标。存储器按功能可分为只读存储器和随机存取存储器。

      只读存储器简称ROM。可分为掩膜编程ROM和现场可编程ROM两大类,又可细分为:PROM(可编程ROM)、EPROM(可擦除可编程ROM)、EEPROM(电可擦除可编程ROM)三类。

      随机存取存储器简称RAM。根据存储单元存储信息所用电路的类型,又可分为两类:①SRAM(静态随机存取存储器);②DRAM(动态随机存取存储器)。

      2　存储器的功耗

      存储器的功耗可分为内部功耗和外部功耗。只读存储器ROM的逻辑简单,功耗主要由生产工艺决定,这里不作详解。以下分析以随机存取存储器RAM为主。

      (1) 内部功耗分析:内部功耗就是存储器内部电流消耗。存储器主要由存储阵列及译码电路组成。 

      存储器阵列包含大量的晶体管,如果设计不当,功耗会很可观。所以,在设计SRAM单元时,首要目标是将静态功耗降到最低(低功耗设计)。将负载电阻加大(可以通过使用无掺杂多晶硅来实现大的电阻),能降低功耗。增加负载电阻,会使传播延时也增大。但可以用下述方法来解决延时问题:将位线预充到VDD,这样只有在预充时,才发生由低到高的转换,而在读操作时不发生。
 
        另外,众所周知,双极型工艺速度较快,但功耗大,密度小;MOS工艺正好相反。BiCMOS存储器将MOS存储阵列的高密度与高性能的双极型外围电路(如驱动器及读出放大器)结合起来。其存取时间与三极管存储器相当,并保持了MOS存储器的高密度。例如,采用多晶高阻负载NMOS单元,具有面积小、功耗低的优点,其电路图如图1所示。

图1　多晶高阻负载NMOS单元

        多晶负载单元有单层多晶和双层多晶两种工艺方案。双层多晶方案是用上层多晶专门做负载电阻,它们可以叠在扩散层和下层多晶之上,有利于缩小单元面积。采用了双层多晶负载单元,版图面积比同一设计规则的单层多晶方案缩小30%左右。负载电阻R(即R0,R1)可以设计得高一些,以减小功耗,但要求VDD通过R能补充存储结点上的漏电流。如果R在100MΩ～500MΩ范围之内,则每个单元的功耗≤VDD2/RL,min=5×5V2/100MΩ=0.25μW单元阵列功耗≤0.25μW×16×1024=4mW应该说,这个数值是很小的,完全满足低功耗的要求。

        由于译码电路的功耗电路电流在总电路中占比重很大(一般为三分之一以上)。因此,设法减小不选中译码器电流对总电路功耗电流的影响就成了降低功耗的一个关键。

        对于静态RAM,以读出过程为例,从给出地址到数据输出所需时间(称为取数时间)的60～70%要花费在地址译码器和读出信号放大级,所以整个芯片的功耗也是绝大部分消耗在外围电路上。以CM4016译码电路为例,为了降低功耗,该译码电路采用了二级译码,CMOS或非门,E/0驱动级等技术,电路如图2所示。

图2　CM4016译码电路

        主要特点为:①用E/0推挽代替E/D推挽,因而明显的降低了不选中行译码器的电流;②采用二级译码技术;③借用伪CMOS或非电路的形成,在D管与电源之间串进一个0管,使输入信号始终与接地管的输入信号相反。

        对于动态RAM,因为存在漏电,所以动态单元需要再生(即刷新)。为了保持单元中的信息不致丢失,两次再生操作所允许的最长间隔时间叫做再生周期。显然,漏电越小,再生周期越长。再生操作本身是需要花费时间的。在进行再生操作时,多数情况下存储器不能进行读、写,如果漏电很大,噪声操作时间将在整个周期中占据很大比例,这样动态RAM就无法使用了。以一个1024位电路为例,它的再生是一行一行进行的。若再生操作一次需要2μs,32行全部再生一次就需要64μs。如果漏电很大,要求再生周期为100μs量级,这个电路就无法工作了。实际上,它的额定再生周期是2ms以上。所以,实际再生操作所花的时间只占额定再生周期的3%左右。另一方面,再生周期越长,为了维持信息所需要的维持功耗就越低,存储器也就越容易配以备用电源,即便于解决挥发性问题。所以,降低漏电流对动态存储单元有极其重要的意义。

        (2)外部功耗分析:外部功耗就是存储器与外部电路进行工作时所产生的功耗。其解决方案有以下几种:

        1)在DSP指令系统中,带存储器操作数的指令比带寄存器操作数的指令所产生的功耗要高很多。因此,减少存储器操作数可大幅降低功耗,而有效的寄存器管理可最大限度地降低功耗。这就必须优化对临时变量的寄存器分配,将全局寄存器分配给最常用的变量。对于这些技术,目前已经有一些程序可以证实其降低功耗的有效性。通过对代码进行人工调整来缩短运行时间,可降低13.5%的功耗。此时仅将临时变量分配给寄存器,并用寄存器操作数取代部分存储器操作数,这样可减小5%的电流以及7%的运行时间,不过仍然存在一些冗余指令。最后将更多的变量分配给寄存器并去除所有的冗余指令,与原来的程序相比,此时的功耗降低了40.6%。

        2)在开发低功耗存储器产品时,一种设想是根据典型的3G终端工作特性,当系统处于休眠或空闲模式时,将存储器设计为在低功耗的等待状态。存储器工作模式与等待模式期间的时间比大体上是40∶1。这个比值和工作模式与等待模式期间的电流比值是相等的,因此,应进一步优化低耗电性能。低功率快闪存储器产品具备20mA数量级的工作电流,等待状态的电流典型值在20μA的范围。两者的电流比率为1000∶1,表明工作模式期间功耗已超过等待操作期间的功耗。快闪存储器主要用在增加读出带宽的高速体系结构中,需要同时减少工作周期时间并且使功耗总和(工作期间加上等待期间)最小化。

        DRAM产品不具备像快闪存储器器件那样显著的工作与等待时间比。DRAM器件在等待时间的电力消耗是其主要的功耗,因为它为了保证存储数据的完整性,要求自刷新操作。因此,新型DRAM器件研究注重给出在自刷新期间的功耗最小化的方法。

        3)高速存储器 

        以高速页面或突发模式存取的存储器正在迅速取代老式legacy异步存储器接口。这些更新的存储器利用邻接存储单元,使之比随机存取更容易实现存取访问。页面或突发模式存储器虽然初始存取时所占用的时间和传统的异步器件占用的存取时间是一样的,但是后继地址可更快速读出。当主处理器的高速缓存线处于充满状态时,这些高速操作模式是最有效的。由于花费在存取数据的时间降低,从而导致高功耗的工作模式所花费的时间最小化。

        页面模式存储器产品能够有效地改善平均吞吐量,而不要求存储器控制器作出重大改变。尽管初始存取占用了像异步器件同样的存取时间,但是后继访问地址是在页面内,访问速度很快。同步突发模式的产品将更进一步缩短花费在高电流工作状态的时间。

        4)目前市场上出现一种低功率产品,实现单倍数据传输率(SDR)SDRAM,允许系统控制整个自刷新操作。在这些新器件里,自刷新操作特性被改变成最小等待电流。两个特别重要的特性,一是部分存储阵列自刷新PASR(Partial-ArraySelf-Refresh),另一个是温度补偿自刷新TCSR(Temperature-Compensated Self Refresh)。

        PASR是仅限定用于保存有重要数据的存储器部分单元刷新操作。非刷新区域将很快变成坏的而不应当考虑的数据存储。减少刷新单元数目,直接影响自刷电流消耗水平。

        TCSR技术的优势是保持数据完整性,但随着工作温度升高,刷新要求更频繁。现有器件,已设定在4种典型不同温度范围内工作。标准DRAM产品,一般间隔64ms刷新整个阵列,对于最坏条件(最高温度)这是必要的。但在适中的温度情况下,应进行正常的刷新操作,可以降低自刷新速度。TCSR就允许系统随着温度下降而降低自刷新速度。PASR和TCSR现在是低功率SDRSDRAM产品的标准JEDEC特性。

        另外,Pseudo-SRAM(简称PSRAM)产品已推出作为低功率应用的解决方案。PSRAM器件是传统异步SRAM接口技术和利用存储阵列的高密度DRAM技术相结合的产物。实际上,这些器件实现了对主机系统透明地自刷新技术。通过扩展包括刷新操作和读出操作两部分时间在内的读出周期规定周期时间,使得透明的刷新成为可能。这种解决方案同样也可用于写入周期。

        这种两用的周期时间,保证刷新可成功地安排到任何良好的设计系统。因为低功率PSARM产品没有老式legacy DRAM对应物,它们已明确用于低功率环境设计。

         新的DRAM阵列被设计成在读写周期期间内具备最小化工作电流特性。另一低功率特性是重新定义建立在控制深度功率下降状态的现有SRAM产品基础上的第2芯片启动引线端。该再定义的引线端允许系统停止全部内部自刷新操作,并且将PSRAM器件置于仅流过几微安(μA)等待电流的低功率状态。设置PSRAM器件进入深度功率下降状态将引起数据破坏,而且是只有当把极其重要的数据可能存到别处时才能使用这种状态。SDRAM或其他高速同步存储器接口,在今后的几年里很可能替代老式legacy异步SRAM接口。

        5)数字信号处理器DSP器件按某一算法对数据进行处理时,DSP片内的CPU将消耗大部分的能量。但是,数据处理所在的存储环境也就是存储器的类型对系统功耗有着较大的影响。以TMS320C2XX为例,片上存储器有单访问RAM(SARAM),双访问RAM(DARAM)和ROM三种(TMS320C206还有闪速存储器)。DSP应用系统可用片内的SARAM、DARAM、ROM或片外扩展的ROM来存储用户指令代码,由于DARAM仅有256个字的容量,因此在一般情况下它被设置为数据RAM。这样,在相同的条件下执行一段测试代码,程序在片内的ROM运行要比在SARAM中运行节省10%的能量。这是因为:SARAM不能存储用户代码(断电后程序丢失),它只能将程序从ROM中加载后运行。在将代码用BLPD(从程序存储器到数据存储器的块移动)、TBLR(表读)和RPT(重复下一条指令)等指令从程序区传送到数据区的过程中要消耗部分能量,而在片内的ROM中运行则可节省这部分能量。另外,执行存放在片内存储器的用户代码所耗能量要比执行存放在片外的存储器低。其原因是程序在片内ROM中运行可省去驱动外部程序存储器接口电路所需要的电流。

        3　当前常见存储器简介

        动态随机存储器:

        DRAM(Dynamic RAM,动态随机存储器); 
        EDORAM(Extended Data Out RAM,扩展数据输出存储器); 
        BEDORAM(Burst Extended Data Output RAM,突发扩充数据输出随机存储器); 
        SDRAM(Synchronous DRAM,同步动态随机存储器); 
        SDRAMⅡ; 
        CDRAM(Cached DRAM,高速缓存随机存储器); 
        SLDRAM(Sync Link DRAM,同步链接动态随机存储器); 
        RDRAM(Rambus DRAM); 
        Concurrent RDRAM(并行型RDRAM); 
        Direct RDRAM; 
        PC100 SDRAM。

        静态随机存储器:

        Async SRAM(Asynchromous Static RAM,异步静态随机存储器); 
        Sync Burst SRAM(Synchronous Burst SRAM,同步突发静态随机存储器); 
        PB SRAM(Pipelined Burst SRAM,管道突发随机存储器); 
        L1 Cache(Level1 Cache,一级高速缓存); 
        L2 Cache(Level2 Cache,二级高速缓存)。

        此外,还有非易失性存储器,包括铁电介质存储器(FRAM或FeRAM)、磁介质存储器(MRAM)、奥弗辛斯基效应一致性存储器(OUM)以及聚合物存储器(PFRAM),对数据处理来说,它们都很有前途,因为它们突破了SRAM、DRAM以及闪存的局限性。

        4　结束语

        不同的电子产品对存储器的功耗要求是不同的,例如:无线通讯产品对功耗要求严格,对存储速度要求一般。而计算机内存却要求相反。因此,在设计中要综合考虑,优化设计。