腾华半导体公司的高端半导体设计服务分公司Silicon Logic Engineering Inc.(SLE)日前宣布，已开发出用于ASIC或FPGA设计、可发放许可的Interlaken协议IP内核。
SLE的Interlaken IP内核具有可升级性，其早期版本可通过接口提供10Gbps至60+Gbps的带宽。将来的版本将提供120Gbps以上的带宽。凭借可升级性，Interlaken适合于未来的多代网络交换机、路由器及存储设备。通过将SERDES速度(3.125Gbps至6.375Gbps)与不同数量(1至24)的SERDES波道结合，即可实现可升级性。
SLE的Interlaken IP内核经专门设计及测试，可与多种ASIC及FPGA技术融合，可与大多数领先技术供应商提供的现成SERDES一同使用。开放式Interlaken规范由Cortina Systems及思科系统共同编写，以提供比先前协议更具扩展性的芯片至芯片接口协议。Interlaken综合通用SPI4.2及XAUI接口的优点，既具有SPI4.2的信道化及每个信道流量控制功能，还通过使用高速SERDES技术减少芯片I/O管脚的数量(类似于XAUI)。
SLE发放许可的Interlaken IP可通过SLE的销售网络购买。 |
